功率因數校正電路的製作方法
2023-05-16 20:42:51
專利名稱：功率因數校正電路的製作方法
技術領域：
本發明涉及集成電路設計領域，尤其涉及一種PFC晶片的功率因數校正電路。
背景技術：
為改善電網質量，提高電網利用率，減小諧波幹擾，功率因數校正技術成為電源管理IC研究的關鍵。臨界連續模式適用於中等功率場合，功率開關管在電感電流為零時導通，電源對電感充電；當電感電流到達峰值時控制開關管斷開，電感給負載和電容充電。因此，零電流檢測電路對於中等功率場合的功率因數校正晶片至關重要。對於純阻性負載，零電流等效於零電壓，可以通過檢測電壓來判斷電流是否過零。然而PFC電路中負載多為電感、電容等非線性元件，電流與電壓存在相位差。傳統方法直接採樣電流，結構複雜，成本高。因此通過電壓實現零電流檢測具有重要意義。
發明內容
本發明旨在克服現有技術的不足，提供一種結構簡單，低成本的功率因數校正電路，為達到上述目的，本發明採取的技術方案是，功率因數校正電路，包括跨接在橋式整流輸出端串接的電感、二極體，及在電感、二極體間連接的柵極受DRV信號控制的開關管，DRV為開關管柵極控制信號，與電感抽頭相反稱合的電感抽頭端ZCD winding連接有正、負電壓箝位電路，並分別連接到兩個比較放大器的同相、反相輸入端，兩個比較放大器的輸出端outU out2控制DRV信號的高低轉換。正電壓箝位電路由PMOS 管 P、PU P2、P3，NMOS 管 N、Ml、M2、M3、M4、M5，電容 C 構成，MOS管P源極接電源，漏極、柵極短接，從而MOS管P給MOS管N漏端提供電壓，MOS管N柵極接電流偏置端nbias，源極接地；M0S管Pl源極接電源，漏極、柵極短接，MOS管Pl從而給NMOS管M2漏端提供電壓；PM0S管P2、NM0S管Ml的連接關係和MOS管PUNMOS管M2連接關係相同，且PMOS管P2、NM0S管Ml構成PMOS管PUNMOS管M2的鏡像，NMOS管M2管的柵極接MOS管P的漏端，MOS管Ml的柵極連接到所述比較放大器的同相端，NMOS管Ml、M2的源極共同接到NMOS管M4的漏端，NMOS管M4、M5的柵極接電流偏置端nbias，NM0S管M4、M5管的源極接地；PM0S管P3源極接電源，柵極接PMOS管P2柵極，漏端接NMOS管M5的漏端、NMOS管M3的柵極，並通過電容C連接到所述比較放大器的反相端、NMOS管M3的漏端，NMOS管M3的源極接地。本發明的技術特點及效果本發明的零電流檢測電路通過互感線圈的感應電壓，避免了傳統零電流檢測技術中電流採樣複雜，成本高的問題。電感電流下降到零時，零電流檢測端ZCD電壓也下降到零，當檢測到ZCD電壓先上升到高閾值VzmH，後又下降到低閾值Vzm，邏輯信號控制開關管柵極控制信號DRV變為高電平，使開關管閉合，確保了零電流情況的真實發生，實現了零電流檢測。
圖1典型PFC電路拓撲結構。圖2零電流檢測電路框圖。圖3負電壓箝位電路。圖4正電壓箝位結構。圖5零電流檢測電壓波形。
具體實施例方式圖1為典型PFC電路拓撲結構，開始時開關管閉合，電感電流增大，互感電壓ZCDwinding為負；當開關管斷開時，電感電流減小，互感電壓為正。隨著電感電流下降到零，ZCD電壓也下降到零，當檢測到該下降沿時，控制開關管閉合。圖2為過零檢測電路框圖，互感電壓為負時通過負電壓鉗位電路negative clamp將Z⑶電壓箝位為VNEe ;互感電壓為正時通過正電壓鉗位電路positive clamp將其箝位為
Vpos。為了確保零電流情況的真實發生，當檢測到ZCD電壓先上升到Vzqih，後又下降到Vzcdl,即比較器cmp_zcdl的輸出outl從低電平變為高電平，比較器cmp_zcd2的輸出out2從高電平變為低電平，從而邏輯信號outl、out2控制DRV信號變為高電平，使開關管閉合。下面結合附圖和具體實施方式
進一步說明本發明。圖3為負電壓箝位電路，當開關管閉合時，互感電壓Z⑶winding為負，而且值較大，因此ZCD引腳也為較大的負值。為了防止通過ZCD引腳從內部電路抽取很大的電流，設計負電壓箝位電路將ZCD電壓箝位在設計值，如O. 7V，記為V·。圖4為正電壓箝位電路，開關管斷開時，互感電壓Z⑶winding正且該互感電壓很大，不能直接接入內部低壓電路，因此設計正電壓箝位電路將ZCD電壓箝位在設計值，如
4.3V,記為 Vros。通過正負電壓箝位電路，圖4中Z⑶R2端電壓始終大於250mV，因此圖3中晶片待機信號shutdown為低電平,可以通過外部控制ZO)電壓低於250mV,使shutdown信號為高電平，從而使晶片內部其它模塊不工作，並且減小了電流損耗。DRV= I時，ZCD Winding為負(比較大的負電壓)，ZCD R為ZCD Winding經過兩個電阻得到的電壓，也為負，正電壓箝位電路斷開，圖3的負電壓箝位電路導通。正常情況下，圖3中shutdown信號為O (ZCD_R2電壓大於250mV)。通過負電壓箝位電路，A點電壓經過T1、T2三極體，從而使ZCD被箝位在A點電壓減去兩倍Vbe，其中Vbe為三極體基極發射極電壓，0. 7V，得到 VnkSO. 7V。DRV = O時，電感互感的電壓Z⑶Winding為正，則ZCD_R為正(值較大)，負電壓箝位電路斷開，圖4中Ml管導通，設置P管和N管的寬長比以及nbias電流偏置，使得B點電壓為Vros (4. 3V)。開始時由於ZCD_R大於B點電壓，第二級輸出C為高電平，M3管導通，從而ZCD電壓下降，ZCD_R電壓也下降，當ZCD_R電壓與B點電壓一致時，即ZCD_R電壓為Vres時，差分對管維持平衡，ZCD_R電壓最終被箝位為4. 3V，從而得到Z⑶正箝位電壓為4. 3V。開始時開關管導通，電感電流增大；當電感電流達到峰值時，開關管斷開，電感給負載和電容充電，電感電流下降。電感電流下降到零時，ZCD電壓也隨之下降到零，電壓波形如圖5所示。當檢測到該下降沿時，控制開關管閉合。為了確保零電流情況的真實發生，當檢測到Z⑶電壓先上升到高閾值V·，後又下降到低閾值Vzm，即比較器cmp_Zcdl的輸出outl從低電平變為高電平，比較器cmp_Zcd2的輸出out2從高電平變為低電平，從而邏輯信號outl、out2控制DRV信號變為高電平，使開關管閉合。
權利要求
1.一種功率因數校正電路，其特徵是，包括跨接在橋式整流輸出端串接的電感、二極體，及在電感、二極體間連接的柵極受DRV信號控制的開關管，DRV為開關管柵極控制信號，與電感抽頭相反稱合的電感抽頭端ZCD winding連接有正、負電壓箝位電路,並分別連接到兩個比較放大器的同相、反相輸入端，兩個比較放大器的輸出端outl、out2控制DRV信號的高低轉換。
2.如權利要求1所述的一種功率因數校正電路，其特徵是，正電壓箝位電路由PMOS管P、P1、P2、P3，匪05管N,M1,M2,M3,M4,M5，電容C構成，MOS管P源極接電源，漏極、柵極短接，從而MOS管P給MOS管N漏端提供電壓，MOS管N柵極接電流偏置端nbias，源極接地；MOS管Pl源極接電源，漏極、柵極短接，MOS管Pl從而給NMOS管M2漏端提供電壓；PM0S管P2.NM0S管Ml的連接關係和MOS管PUNMOS管M2連接關係相同，且PMOS管P2、NM0S管Ml構成PMOS管PU NMOS管M2的鏡像，NMOS管M2管的柵極接MOS管P的漏端，MOS管Ml的柵極連接到所述比較放大器的同相端，NMOS管Ml、M2的源極共同接到NMOS管M4的漏端，NMOS管M4、M5的柵極接電流偏置端nbias，NMOS管M4、M5管的源極接地；PM0S管P3源極接電源，柵極接PMOS管P2柵極，漏端接NMOS管M5的漏端、NMOS管M3的柵極，並通過電容C連接到所述比較放大器的反相端、NMOS管M3的漏端，NMOS管M3的源極接地。
全文摘要
本發明涉及集成電路設計領域。為提供一種結構簡單，低成本的功率因數校正電路，為達到上述目的，本發明採取的技術方案是，功率因數校正電路，包括跨接在橋式整流輸出端串接的電感、二極體，及在電感、二極體間連接的柵極受DRV信號控制的開關管，DRV為開關管柵極控制信號，與電感抽頭相反耦合的電感抽頭端ZCD winding連接有正、負電壓箝位電路，並分別連接到兩個比較放大器的同相、反相輸入端，兩個比較放大器的輸出端out1、out2控制DRV信號的高低轉換。本發明主要應用於功率因數校正。
文檔編號H02M1/42GK103023302SQ20121059247
公開日2013年4月3日 申請日期2012年12月31日 優先權日2012年12月31日
發明者高靜, 付園園, 徐江濤, 姚素英, 史再峰, 聶凱明 申請人:天津大學