具有用於dco同步的自適應濾波器的鎖相環的製作方法

2023-05-01 13:32:46

專利名稱：具有用於dco同步的自適應濾波器的鎖相環的製作方法
技術領域：
本發明涉及時鐘同步領域，尤其是，涉及允許本地時鐘鎖定到期 望的基準時鐘上的鎖相環(PLL)。
背景技術：
在電信領域中存在本地時鐘必須同步到某個外部基準時鐘的許 多的應用。這個操作典型地是以鎖相環實施的。
傳統的PLL在

圖1中示出。在這個例子中，輸出頻率是由壓控振 蕩器(VCO) IO產生的，並且經由除數N的除法器16反饋到鑑相器18的 一個輸入端，該鑑相器18具有接收來自數字控制振蕩器(DCO) 20的基 準時鐘的第二輸入端。該鑑相器18獲得在VCO輸出(除以N之後，這 裡N是一個整數)和DCO20的輸出之間的相位差。在穿過模擬低通濾 波器12之後，該鑑相器18的輸出用於控制該VCO 10。
該鑑相器18的輸出是具有或者-1、 0或者1電平的脈衝。該脈衝的 寬度等於在DCO輸出和VCO輸出(在除以之後)二個上升沿之間的時 間。該除數N表示在DCO20和VCO IO之間的頻率比。如果DCO的上 升沿早於VCO脈衝，該鑑相器18的輸出具有正脈衝。如果其更遲抵達， 該輸出是負脈衝。如果兩個上升沿同時抵達，該輸出是零。
該DCO 20被鎖定到主基準源，如圖2所示，並且形成數字PLL的一部分，該數字PLL包括除數M的除法器22、用於推導出在反饋信號 和基準源之間的相位差的減法器26，以及數字低通濾波器24。 DCO 20 的輸出是每當DCO計數器值達到一個預定的閾值時產生的脈衝。該 DCO輸出完整的相位信息或者整個DCO值。如在圖1中，該除數M表 示在DCO和基準信號之間的頻率比。
減法器26將DCO相位與輸入基準相位比較，並且結果相位誤差由 數字低通濾波器24濾除，並且用於調整DCO20的頻率。
DCO頻率fDco(圖1)和fixxM(圖2)可以是相同的值，或者可以是成比 例的差值。
由於DCO20被鎖定到主基準源，並且VCO 10被鎖定到DCO20， 由此可見，該VCO也鎖定到主基準源。頻率鎖定的質量是通過抖動(短 期的變化)和漂移(長期的變化)測量的。在圖2中示出的數字濾波器是 在相位誤差的降低方面非常重要的因素。對於少量的抖動，比如小於 lps，該濾波器應該具有非常小的帶寬，典型地，小於lHz。但是，使 用這樣的低帶寬濾波器意味著將花費非常長的時間去獲取頻率鎖定。
現有技術實施例也是複雜的，並且非常不適合於電路集成化。
發明概述
按照本發明的原理，該鎖相環包括能夠取決於該相位誤差自適應 地調整的數字濾波器。這使得在相對短的時間內以少量的抖動實現最 終的鎖定誤差成為可能。
按照本發明的第一個方面，提供了一種數字鎖相環，包括數字
控制振蕩器；耦合到所述數字控制振蕩器的輸出並且具有帶寬B的反饋迴路；用於將來自所述反饋迴路的反饋信號與一個基準信號比較以 產生控制數字控制振蕩器的相位誤差信號的鑑相器；用於濾除控制的
相位誤差信號的一階IIR低通濾波器；和耦合到低通濾波器用於按照
'五'
5 =
公式 Lp」 計算需要的濾波器帶寬B的帶寬計算單元，這裡E是 相位誤差並且p是常數，以按照該相位誤差自適應地調整低通濾波器 的帶寬。
按照本發明實施例的鎖相環將容納頻率獲取和抖動性。這也要求 較少的比特(bits)數用於具有相同的頻率鎖定精度和動態範圍的數 據和存儲器，並且當偶爾的尖峰噪聲使得相位誤差越出該範圍之外的 時候，避免相位誤差跳變。
在本發明的再一個方面中，提供了一種控制帶有數字控制振蕩器 的數字鎖相環的方法，該方法包括將所述數字控制振蕩器的輸出與 一個基準信號比較以推導出相位誤差信號；以具有帶寬B的一階IIR低 通濾波器濾除所述相位誤差信號；以濾除之後的所述相位誤差信號控
b =
c
制所述數字控制振蕩器；和按照公式 LH 自適應地調整所述低 通濾波器的帶寬B，這裡E是相位誤差並且p是常數。
附圖簡要說明
現將參考所附的附圖僅通過舉例來更詳細地描述本發明，其中 圖l是現有技術模擬鎖相環的方框圖2是具有外部主基準源的數字鎖相環的方框圖，外部主基準源 提供用於圖l的鎖相環的基準；
圖3是具有雙濾波器的鎖相環的方框圖；圖4是按照本發明一個實施例的具有自適應濾波器控制的鎖相環
的方框圖5是舉例說明DCO濾波器的自適應控制的方框圖；和 圖6是示範的帶寬計算單元的方框圖。
優選實施例詳細說明
一種對付鎖定時間問題的方式是採用兩個濾波器，如圖3所示。 在這種情況下，該鑑相器的輸出被提供給兩個低通濾波器24a和24b以 及絕對值單元38，該絕對值單元38提供一個輸入給具有接收一個閾值 的第二輸入端的比較器30。該濾波器24a的一個具有小的帶寬，並且 另一個24b具有很大的帶寬。該比較器30的輸出端連接到多路復用器 32的選擇輸入端，以選擇濾波器24a、 24b的一個用於連接到DC020 的輸入端。
當由減法器26 (起鑑相器的作用)檢測的相位誤差小於給定的閾 值(比如，lps)的時候，選擇小的帶寬濾波器24a的該比較器的輸出端 被選擇，並且當相位誤差大於該閾值的時候，比較器30選擇大的帶寬 濾波器24b。典型地，小的帶寬濾波器24a具有小於0.5Hz的帶寬，並 且大的帶寬濾波器24b具有3至10Hz的帶寬。類似的結構可以在美國專 利號No.7,242，740和7,126,429中找到，其內容作為參考資料結合在此 處。在這種情況下，該濾波器24b用於頻率獲取，並且濾波器24a用於 頻率跟蹤(在頻率鎖定之後)。在該參考資料中，兩個濾波器實際是一 種具有兩組參數的濾波器。
在跟蹤模式期間，當相位誤差P^PDCO恰好在閾值上具有一個時間峰值的時候，這種方法只好地遭受錯誤傳播。這個時間誤差將觸發
24b僅僅一次，但是由於其大的帶寬，該濾波器輸出誤差將具有很大 的變化。這個很大的變化將被傳遞至DCO輸出頻率，然後到DCO相 位，然後到濾波器24a的存儲器。這個完整的反饋迴路將允許很大的 誤差長時間保持在環路中。該濾波器24b的小的帶寬對於小的相位誤 差將讓誤差結果停留甚至更長的時間，該小的相位誤差只是僅僅傳遞 該閾值一次。
按照本發明一個實施例的鎖相環在圖4中示出。在這種情況下， 鑑相器/減法器26連接到具有可控制帶寬的低通數字濾波器24，該可 控制的帶寬是由帶寬計算單元32確定的，該帶寬計算單元32可以是以 數位訊號處理器的形式，該數位訊號處理器以軟體執行計算以基於檢 測的相位誤差推導出該帶寬。做為選擇，該帶寬計算單元可以以硬體 實現。
該濾波器24的帶寬被設計成取決於檢測的相位誤差增加。如果我 們假設由在圖4中的鑑相器26輸出的相位誤差是^ = ^ —^一， 一種適 宜的找到濾波器24帶寬B的方式是按照該公式確定的，
formula see original document page 8
這裡C是最小可接受的帶寬，並且p是控制用於濾波器帶寬步驟的
常數。該最小可接受的帶寬是可為跟蹤頻率偏差所接受的最小值。如
果該帶寬過高，該環路將包括太多的噪聲；如果該帶寬過低，該環路 不能足夠地跟蹤該頻率偏差。
該括弧表示使用最大的整數。應該理解，這僅僅是一個例子，並 且可以基於設計考慮採用其它的公式，關鍵特點是該濾波器的帶寬隨著相位誤差自適應地調整。
一種簡單的方式，並且尤其地實現該數字濾波器24有效的方式是
作為採用兩個乘法器的一階IIR濾波器。這樣一個實施例在圖5中示
出，這裡&是用於數字實現的採樣頻率，並且f;是Dco中心頻率。該
DCO 20是包括累加器44和延遲46單元的一階相位累加器。
在圖5中，該鑑相器26的輸出作為相位誤差E出現，該相位誤差E被作為縮放因子輸入給乘法器40的一個輸入端。在穿過可選擇的限幅器34之後，該帶寬計算單元的輸出被施加於乘法器36的一個輸入端，該乘法器36的第二輸入是信號l/f;。該乘法器36的輸出被施加於該乘法器40的第二輸入端，並且因此按照該帶寬計算的結果起到自適應地調整施加於累加器42的輸入端的縮放因子的作用。
可以需要該限幅器34將計算的帶寬B限制在某個範圍內。圖6示出一個示範的帶寬計算電路的實施例。輸入E和p被饋送進除法器60，除法器60的輸出被饋送給加法器62和乘法器64。除法器60的輸出增加l。這確保在除法器之後存在帶寬最高限度。硬體實現提供一個整數輸出，因此，該除法器的輸出是一個整數。
用於該濾波器帶寬計算的典型值是p:每個10ns周期0.01ps，並且C=0.1Hz。該限幅器典型地可以將B限制在0.1Hz至3Hz的範圍內。
該帶寬計算還可以基於該相位誤差輸出使用一個累加器，或者任何簡單或者複雜的低通濾波器。
應該理解，其他類型的低通濾波器可以由帶寬計算單元控制。所描述的實施例的一個重要的優點是非常低的複雜度，因此，非常適合於用於結合在一個晶片上的集成化。
權利要求
1、一種數字鎖相環，該數字鎖相環包括數字控制振蕩器；耦合到所述數字控制振蕩器的輸出並且具有帶寬B的反饋迴路；用於將來自所述反饋迴路的反饋信號與一個基準信號比較以產生控制數字控制振蕩器的相位誤差信號的鑑相器；用於濾除控制的相位誤差信號的一階IIR低通濾波器；和耦合到低通濾波器用於按照公式計算需要的濾波器帶寬B的帶寬計算單元，這裡E是相位誤差並且p是常數，以按照該相位誤差自適應地調整低通濾波器的帶寬。
2、 根據權利要求l的數字鎖相環，其中，該低通濾波器包括具有耦合到帶寬計算單元的輸出端的第一輸入端和接收i/f;的第二輸入端的第一乘法器，這裡f;是採樣頻率；和耦合到鑑相器的輸出端和所述第一乘法器的輸出端的第二乘法器，第二乘法器具有耦合到數字控制 振蕩器的輸入端的輸出端。
3、 根據權利要求2的數字鎖相環，還包括用於限制施加於第一乘 法器的第一輸入端的帶寬計算單元的輸出的限幅器。
4、 根據權利要求3的數字鎖相環，其中，第二乘法器的輸出被施 加於加法器的第一輸入端，該加法器在第二輸入端上接收數字控制振 蕩器的中心頻率，並且該加法器具有施加於數字控制振蕩器的輸入端 的輸出。
5、 根據權利要求1 4中任一所述的數字鎖相環，其中，帶寬計算 單元包括用於將相位誤差E除以常數p的除法器，和用於將結果乘以常 數C的乘法器。
6、 根據權利要求3的數字鎖相環，其中，所述限幅器將帶寬限制 在0.1Hz至3Hz的範圍內。
7、 根據權利要求l的數字鎖相環，其中，p-每個10ns周期0.01ps， 並且C-0.1Hz。
8、 一種控制帶有數字控制振蕩器的數字鎖相環的方法，該方法包括將所述數字控制振蕩器的輸出與一個基準信號比較以推導出相位誤差信號；以具有帶寬B的一階IIR低通濾波器濾除所述相位誤差信號； 以濾除之後的所述相位誤差信號控制所述數字控制振蕩器；和 按照公式 LH 自適應地調整所述低通濾波器的帶寬B，這裡 E是相位誤差，並且p是常數。
9、 根據權利要求8的方法，其中，帶寬計算單元的輸出被輸入給 具有接收l/fs的第二輸入端的第一乘法器的第一輸入端，這裡f;是採樣 頻率，以及第一乘法器的輸出被輸入給第二乘法器，第二乘法器耦合 到鑑相器的輸出端，並且一個輸出端耦合到數字控制振蕩器的一個輸 入端。
10、 根據權利要求9的方法，還包括將計算的帶寬限制在預定的 頻率範圍內。
11、 根據權利要求10的方法，其中，所述預定的頻率範圍是0.1Hz 至3Hz。
12、 根據權利要求8的方法，其中，p-每個10ns周期0.01ps，並且 C=0.1Hz。
全文摘要
本發明涉及一種具有用於DCO同步的自適應濾波器的鎖相環。本發明涉及一種數字鎖相環，該數字鎖相環包括數字控制振蕩器，耦合到所述數字控制振蕩器的輸出的反饋迴路，用於將來自所述反饋迴路的反饋信號與一個基準信號比較以產生相位誤差信號的鑑相器，和用於濾除供控制所述數字控制振蕩器的相位誤差信號的低通濾波器。帶寬計算單元基於該相位誤差計算需要的濾波器帶寬。該帶寬計算單元然後控制所述低通濾波器的帶寬，從而其被按照該相位誤差自適應地調整。
文檔編號H03L7/06GK101483430SQ200810187670
公開日2009年7月15日 申請日期2008年12月29日 優先權日2008年1月8日
發明者取 靳 申請人:卓聯半導體有限公司