抑制焦平面探測器背景電流的方法

2023-04-29 01:05:41

抑制焦平面探測器背景電流的方法
【專利摘要】一種抑制焦平面探測器背景電流的方法，其創新在於：將運算放大器的輸入端與一背景減去電容（4）的一端連接，背景減去電容的另一端與一信號發生器相連；所述信號發生器能周期性地輸出臺階電壓信號，單個臺階電壓信號的持續時間記為減去過程，相鄰兩個臺階電壓信號之間的時間間隔記為非減去過程；所述減去過程與積分過程對應，所述非減去過程與非積分過程對應；非減去過程中，信號發生器輸出信號的幅值與前一個臺階電壓信號的最終值相同；本發明的有益技術效果是：可以明顯降低背景電流對CMOS焦平面讀出電路的影響，增大讀出電路的動態範圍。
【專利說明】抑制焦平面探測器背景電流的方法

【技術領域】
[0001]本發明涉及一種CMOS焦平面讀出電路，尤其涉及一種抑制焦平面探測器背景電流的方法。

【背景技術】
[0002]焦平面成像技術廣泛應用於國民經濟的各個領域，如工業控制、救災搶險、醫學影像等，其基本原理是:光電探測器產生的光生電流通過銦柱傳導至焦平面讀出電路，焦平面讀出電路對光生電流進行處理後向外輸出形成影像。焦平面讀出電路主要有CCD與CMOS兩種類型，近年來，隨著CMOS技術的不斷發展，CMOS焦平面讀出電路憑藉其功耗低、集成度高的優點，已成為焦平面讀出電路的主要類型。
[0003]基於現有技術獲得的焦平面成像系統，由於受探測器溫度、環境溫度、輻射等多種因素影響，不可避免的存在較大的背景噪聲；對於讀出電路而言，需要在較小的單元面積下提高增益，因此通常採用較小的積分電容，而高背景電流將使得積分電容迅速飽和，導致微弱的光生電流信號不能被讀出；同時，背景電流大大增加了讀出電路的噪聲，增大了讀出電路的非線性和非均勻性，降低了其動態範圍。
[0004]現有技術中，典型的背景抑制方法多採用電流鏡或MOS管分流電路，在積分過程中連續或者周期性的打開背景減去電路，對背景電荷進行分流，從而減去背景噪聲；但現有方法普遍存在MOS管漏電、非線性、失配等缺點，很難精確控制，實際應用時，會導致整個讀出電路採樣單元陣列的線性度以及均勻性降低；
[0005]發明人之前曾提出過一件名為《CTIA型CMOS焦平面讀出電路及測試方法》(申請號:201310401045)的發明專利申請，本發明是在前述專利申請技術的基礎上所作的進一步挖掘。


【發明內容】

[0006]針對【背景技術】中的問題，本發明提出了一種抑制焦平面探測器背景電流的方法，所涉及的硬體包括CTIA型採樣單元；所述CTIA型採樣單元由運算放大器、積分電容和復位開關組成，所述積分電容和復位開關並聯在運算放大器的輸入端和輸出端之間，運算放大器的輸入端通過導線與光電探測器相連；CTIA型採樣單元工作時，運算放大器周期性地對光電探測器的輸出信號進行積分處理，單次積分處理的時域區間記為積分過程，相鄰兩個積分過程之間的時間間隔記為非積分過程；其創新在於:所述運算放大器的輸入端與一背景減去電容的一端連接，背景減去電容的另一端與一信號發生器相連；所述信號發生器能周期性地輸出臺階電壓信號，單個臺階電壓信號的持續時間記為減去過程，相鄰兩個臺階電壓信號之間的時間間隔記為非減去過程；所述減去過程與積分過程對應，所述非減去過程與非積分過程對應；非減去過程中，信號發生器輸出信號的幅值與前一個臺階電壓信號的最終值相同；所述臺階電壓信號和背景減去電容滿足如下關係:
[_7] IbackXt1 = CbX AV
[0008]其中，ibadt為背景電流的電流值山為臺階電壓信號中單個臺階的持續時間；Cb為背景減去電容的電容值；AV為臺階電壓信號中相鄰兩個臺階之間的電壓差。
[0009]本發明的原理是:焦平面成像系統工作時，由背景噪聲導致的背景電荷會與光生電荷一起，通過導線到達並貯存在CTIA型採樣單元上積分電容的兩端，由於積分電容容量較小，背景電荷和光生電荷使積分電容迅速飽和，積分電容上堆積的電荷只有在單次積分過程完成後，才能在復位開關的作用下被清除，這就導致積分過程中，微弱的光生電流信號因積分電容飽和而無法被讀出；採用本發明的方案後，運算放大器進入積分過程時，信號發生器也同步進入減去過程，信號發生器輸出的電壓信號會使背景減去電容兩端的電壓差增大，由於背景減去電容的電容值相對恆定，背景減去電容兩端就需要新增更多的電荷來維持這個電壓差，從而使得貯存在積分電容兩端的背景電荷轉移至背景減去電容上，這就避免了因背景電荷堆積在積分電容上而導致的積分電容迅速飽和問題，使得微弱的光生電流信號也可以被讀出；前述原理在實現時，需要考慮如下兩個問題，其一，積分過程中，背景減去電容兩端的電壓差不能過大，如果過大，就會導致光生電荷也被吸引到背景減去電容上，影響信號正常讀出，其二，積分過程中，由於背景電荷會不斷產生，如果信號發生器輸出的電壓信號為定值，則背景減去電容也會出現飽和，使其無法吸引新產生的背景電荷，因此需要不斷提高信號發生器輸出的電壓幅值來維持背景減去電容兩端的電壓差始終維持在一恆定的增長率，為了解決這兩個問題，發明人進行了深入探索，並找到了如下解決手段:即通過施加臺階電壓信號的方式來使背景減去電容兩端電壓差增長率始終維持在合理水平；其原理是，基於現有理論可知，只要器件的各種參數為已知，我們就能計算出其背景電流大小，根據設計的積分時長，我們就能計算出積分時長內由背景電流所產生的背景電荷數量，用作背景減去電容的電容版圖一旦確定，其電容值也就固定了，為了減去背景電荷，只要使AV和Cb滿足IbadiXt1 = CbX AV的關係，就能使背景電荷被不斷的吸引至背景減去電容上，而積分電容上僅有光生電荷堆積。
[0010]優選地，所述信號發生器採用斜坡信號發生器。
[0011]為了提高控制精度，本發明還提出了如下的優選方案:所述斜坡信號發生器輸出與臺階電壓信號等效的斜坡電壓信號。斜坡電壓信號實際上就是將臺階電壓信號上的臺階間隔無限縮小之後的極限情況，採用斜坡電壓信號後，可以進一步提高背景減去操作的精確性。
[0012]優選地，本發明的方案可以適用於P-on-N型探測器或N-on-P型探測器。
[0013]基於P-on-N型探測器和N-on-P型探測器工作原理的差異性，本發明也需作如下適應性調整:所述光電探測器為P-on-N型探測器時，所述臺階電壓信號為下行臺階；所述光電探測器為N-on-P型探測器時，所述臺階電壓信號為上行臺階。
[0014]本發明的有益技術效果是:可以明顯降低背景電流對CMOS焦平面讀出電路的影響，增大讀出電路的動態範圍。

【專利附圖】

【附圖說明】
[0015]圖1、本發明的電氣原理示意圖；
[0016]圖2、本發明與P-on-N型探測器結合時，採樣單元關鍵電壓變化示意圖一；(此時，信號發生器輸出信號為臺階電壓信號，圖中，Vb為信號發生器輸出信號，Vref為運算放大器參考電壓，Vott為運算放大器輸出信號，AV，為AV作用下運算放大器的輸出復位量，Vtl為運算放大器最終輸出的光生信號，h為臺階電壓信號中單個臺階的持續時間，12為積分過程的時長，t3為未進行背景補償時電路快速達到飽和的近似時間)
[0017]圖3、本發明與P-on-N型探測器結合時，採樣單元關鍵電壓變化示意圖二(此時，信號發生器輸出信號為斜坡電壓信號；圖中的nAV意義為:用斜坡電壓信號等效臺階電壓信號後，實際上就是將臺階電壓信號上的臺階間隔無限縮小，斜坡電壓信號的啟始電壓和結束電壓之間的差值實際上就是由η個無限縮小後的ΛV的和)；
[0018]圖4、本發明與N-on-P型探測器結合時，採樣單元關鍵電壓變化示意圖；
[0019]圖中各個標記所對應的名稱分別為:運算放大器1、積分電容2、復位開關3、背景減去電容4、信號發生器5、光電探測器6。

【具體實施方式】
[0020]一種抑制焦平面探測器背景電流的方法，所涉及的硬體包括CTIA型採樣單元；所述CTIA型採樣單元由運算放大器1、積分電容2和復位開關3組成，所述積分電容2和復位開關3並聯在運算放大器I的輸入端和輸出端之間，運算放大器I的輸入端通過導線與光電探測器相連；CTIA型採樣單元工作時，運算放大器I周期性地對光電探測器的輸出信號進行積分處理，單次積分處理的時域區間記為積分過程，相鄰兩個積分過程之間的時間間隔記為非積分過程；其創新在於:所述運算放大器I的輸入端與一背景減去電容4的一端連接，背景減去電容4的另一端與一信號發生器5相連；所述信號發生器5能周期性地輸出臺階電壓信號，單個臺階電壓信號的持續時間記為減去過程，相鄰兩個臺階電壓信號之間的時間間隔記為非減去過程；所述減去過程與積分過程對應，所述非減去過程與非積分過程對應；非減去過程中，信號發生器5輸出信號的幅值與前一個臺階電壓信號的最終值相同；所述臺階電壓信號和背景減去電容4滿足如下關係:
_] IbackXt1 = CbX AV
[0022]其中，ibadt為背景電流的電流值山為臺階電壓信號中單個臺階的持續時間；Cb為背景減去電容4的電容值；Λ V為臺階電壓信號中相鄰兩個臺階之間的電壓差。
[0023]進一步地，所述信號發生器5採用斜坡信號發生器。
[0024]進一步地，所述斜坡信號發生器輸出與臺階電壓信號等效的斜坡電壓信號。
[0025]進一步地，所述光電探測器為P-on-N型探測器或N-on-P型探測器。
[0026]進一步地，所述光電探測器為P-on-N型探測器時，所述臺階電壓信號為下行臺階；所述光電探測器為N-on-P型探測器時，所述臺階電壓信號為上行臺階。
【權利要求】
1.一種抑制焦平面探測器背景電流的方法，所涉及的硬體包括CTIA型採樣單元；所述CTIA型採樣單元由運算放大器(I)、積分電容(2)和復位開關(3)組成，所述積分電容(2)和復位開關(3)並聯在運算放大器(I)的輸入端和輸出端之間，運算放大器(I)的輸入端通過導線與光電探測器相連；CTIA型採樣單元工作時，運算放大器(I)周期性地對光電探測器的輸出信號進行積分處理，單次積分處理的時域區間記為積分過程，相鄰兩個積分過程之間的時間間隔記為非積分過程；其特徵在於:所述運算放大器(I)的輸入端與一背景減去電容(4)的一端連接，背景減去電容(4)的另一端與一信號發生器(5)相連；所述信號發生器(5)能周期性地輸出臺階電壓信號，單個臺階電壓信號的持續時間記為減去過程，相鄰兩個臺階電壓信號之間的時間間隔記為非減去過程；所述減去過程與積分過程對應，所述非減去過程與非積分過程對應；非減去過程中，信號發生器(5)輸出信號的幅值與前一個臺階電壓信號的最終值相同；所述臺階電壓信號和背景減去電容(4)滿足如下關係: HackXt1 = CbXAV 其中，ibac；k為背景電流的電流值山為臺階電壓信號中單個臺階的持續時間；Cb為背景減去電容⑷的電容值；為臺階電壓信號中相鄰兩個臺階之間的電壓差。
2.根據權利要求1所述的抑制焦平面探測器背景電流的方法，其特徵在於:所述信號發生器(5)採用斜坡信號發生器。
3.根據權利要求2所述的抑制焦平面探測器背景電流的方法，其特徵在於:所述斜坡信號發生器輸出與臺階電壓信號等效的斜坡電壓信號。
4.根據權利要求1所述的抑制焦平面探測器背景電流的方法，其特徵在於:所述光電探測器為P-on-N型探測器或N-on-P型探測器。
5.根據權利要求4所述的抑制焦平面探測器背景電流的方法，其特徵在於:所述光電探測器為P-on-N型探測器時，所述臺階電壓信號為下行臺階；所述光電探測器為N-on-P型探測器時，所述臺階電壓信號為上行臺階。
【文檔編號】G01J5/06GK104266761SQ201410540183
【公開日】2015年1月7日 申請日期:2014年10月13日 優先權日:2014年10月13日
【發明者】劉昌舉, 李毅強, 張靖, 祝曉笑, 鄧光平, 吳治軍, 李明, 任思偉, 劉業琦, 李夢萄 申請人:中國電子科技集團公司第四十四研究所