一種基於dsp和fpga的鏈式svg控制電路的製作方法
2023-04-28 19:00:31
一種基於dsp和fpga的鏈式svg控制電路的製作方法
【專利摘要】本實用新型公開了一種基於DSP和FPGA的鏈式SVG控制電路，包含主控制器、光纖收發電路、功率單元控制電路、SVG功率單元、接觸器、風扇以及開關按鈕，所述光纖收發電路包含第一端和第二端，所述主控制器包含一片DSP晶片和三片分別與之連接的FPGA晶片，所述DSP晶片分別連接開關按鈕、接觸器和風扇，所述三片FPGA晶片均連接光纖收發電路的第一端，光纖收發電路的第二端經功率單元控制電路與SVG功率單元連接。本實用新型採用DSP/FPGA/CPLD的組合來實現高精度、高速度的控制，並且採用光纖收發電路進行通信處理，因而具有很強的抗幹擾能力，有利於大規模應用。
【專利說明】—種基於DSP和FPGA的鏈式SVG控制電路
【技術領域】
[0001]本實用新型屬於電力電子【技術領域】，特別涉及了一種基於DSP和FPGA的鏈式SVG控制電路。
【背景技術】
[0002]隨著經濟的高速發展，電力系統中的大容量感性負載、電力電子設備逐漸增多，這些設備帶來的電能質量問題日益凸顯。靜止無功發生器(SVG)作為柔性交流輸電技術下的重要裝置，是一種優秀的無功補償裝置，具有調節速度快、體積小、輸出諧波少、在電網電壓較低時輸出電流不受影響、不會和系統阻抗發生諧振等特點，因而受到廣泛關注。
[0003]其中，鏈式SVG成為研究的熱點，因為鏈式SVG通過多電平技術減少輸出諧波、降低開關頻率；採用串聯結構突破了電子器件的電壓限制，從而應用到高壓場合；易於實現模塊化生產和調試。所以鏈式SVG在智能電網下具有十分廣泛的應用前景。
[0004]傳統的SVG控制器的精度和運行速率都難以達到要求，且很少能有效抑制強電對驅動信號的電磁幹擾和多功率單元的信號傳輸。
實用新型內容
[0005]為了解決上述【背景技術】存在的問題，本實用新型旨在提供一種基於DSP和FPGA的鏈式SVG控制電路，以實現高精度、高速度的控制，並且具有很強的抗幹擾能力，有利於大規模應用。
[0006]為了實現上述的技術目的，本實用新型的技術方案是:
[0007]一種基於DSP和FPGA的鏈式SVG控制電路，包含主控制器、光纖收發電路、功率單元控制電路、SVG功率單元、接觸器、風扇以及開關按鈕，所述光纖收發電路包含第一端和第二端，主控制器包含一片DSP晶片和三片分別與之連接的FPGA晶片，DSP晶片分別連接開關按鈕、接觸器和風扇，所述三片FPGA晶片均連接光纖收發電路的第一端，光纖收發電路的第二端經功率單元控制電路與SVG功率單元連接。
[0008]其中，上述功率單元控制電路包含依次連接的信號調理電路、AD轉換器以及CPLD晶片，光纖收發電路通過CPLD晶片與SVG功率單元連接，信號調理電路連接SVG功率單元。
[0009]其中，上述CPLD晶片採用EPM1270T144。
[0010]其中，上述鏈式SVG控制電路還包含觸控螢幕，所述觸控螢幕連接DSP晶片。
[0011]其中，上述DSP晶片採用TMS320F28335。
[0012]其中，上述FPGA晶片採用EP3C25E144C8。
[0013]本實用新型採用以上技術方案與現有技術相比，具有以下有益效果:
[0014]本實用新型採用DSP/FPGA/CPLD的組合來實現高精度、高速度的控制，並且採用光纖收發電路進行通信處理，因而具有很強的抗幹擾能力，有利於大規模應用。同時，裝置安裝、運行、維護簡單方便，成本較低，具有廣闊的發展的前景。【專利附圖】
【附圖說明】
[0015]圖1是本實用新型的結構框圖。
[0016]圖2是本實用新型的主控制器結構框圖。
[0017]圖3是本實用新型的功率單元控制電路的結構框圖。
【具體實施方式】
[0018]以下將結合附圖，對本實用新型的技術方案進行詳細說明。
[0019]如圖1所示本實用新型的結構框圖，一種基於DSP和FPGA的鏈式SVG控制電路，包含光纖收發電路、功率單元控制電路、SVG功率單元、主控制器、接觸器、風扇以及開關按鈕，所述光纖收發電路包含第一端和第二端。如圖2所示主控制器結構框圖，所述主控制器包含一片DSP晶片和三片分別與之連接的FPGA晶片，所述DSP晶片分別連接開關按鈕、接觸器和風扇，接觸器主要用於SVG與電網的通斷，風扇主要用於對功率單元的散熱。所述三片FPGA晶片均連接光纖收發電路的第一端，光纖收發電路的第二端經功率單元控制電路與SVG功率單元連接。DSP晶片與三片FPGA之間通過16位數據總線和10位地址總線進行通信，同時DSP晶片通過三個片選信號控制三片FPGA晶片，三片FPGA晶片分別對應SVG功率單元的A、B、C三相的信號採樣和故障反饋。
[0020]在本實施例中，鏈式SVG控制電路還包含觸控螢幕，觸控螢幕通過485接口連接DSP晶片。DSP晶片採用TMS320F28335，FPGA晶片採用EP3C25E144C8。如圖3所示功率單元控制電路的結構框圖，包含依次連接的信號調理電路、AD轉換器以及CPLD晶片，光纖收發電路通過CPLD晶片與SVG功率單元連接，信號調理電路連接SVG功率單元。CPLD晶片採用EPM1270T144。
[0021]本實用新型的工作原理為:
[0022]主控制器根據開關按鈕的啟閉狀態控制SVG的運行和停止，當SVG運行時，主控制器的DSP晶片採集電網和SVG功率單元的電流、電壓信號並將這些信號轉換為數位訊號，DSP晶片根據這些數位訊號計算出調製波並將調製波轉換成16位整型數據後通過數據總線傳送給FPGA晶片，FPGA晶片通過光纖收發電路將調製波發送給功率單元控制電路上的CPLD晶片，調製波與CPLD晶片產生的三角載波比較後產生PWM波，PWM加死區後輸出到SVG功率單元。另一方面，單元控制電路上的信號調理電路將SVG直流電壓、SVG交流側電流等強電信號轉換成0-3V的弱電信號供AD轉換器採樣。CPLD晶片控制AD轉換器的採樣時序和採樣周期，AD轉換器將轉換後的數字量傳送給CPLD晶片，CPLD晶片將這些數字量通過光纖收發電路傳輸給主控制器。DSP晶片通過三片FPGA晶片採集到SVG功率單元的工作狀態或故障信號，並根據這些信號控制接觸器和風扇的運行。本實施例還可以將數據通過觸控螢幕顯示，或者通過觸控螢幕向主控制器設置參數而控制SVG。
[0023]在本實施例中，DSP計算調製波、DSP開入控制和開出控制以及DSP、FPGA的數據傳輸都是本領域常見並公知的手段，這些並不是本實用新型想要保護的技術特徵。
[0024]以上實施例僅為說明本實用新型的技術思想，不能以此限定本實用新型的保護範圍，凡是按照本實用新型提出的技術思想，在技術方案基礎上所做的任何改動，均落入本實用新型保護範圍之內。
【權利要求】
1.一種基於DSP和FPGA的鏈式SVG控制電路，其特徵在於:該電路包含主控制器、光纖收發電路、功率單元控制電路、SVG功率單元、接觸器、風扇以及開關按鈕，所述光纖收發電路包含第一端和第二端，所述主控制器包含一片DSP晶片和三片分別與之連接的FPGA晶片，所述DSP晶片分別連接開關按鈕、接觸器和風扇，所述三片FPGA晶片均連接光纖收發電路的第一端，光纖收發電路的第二端經功率單元控制電路與SVG功率單元連接。
2.根據權利要求1所述一種基於DSP和FPGA的鏈式SVG控制電路，其特徵在於:所述功率單元控制電路包含依次連接的信號調理電路、AD轉換器以及CPLD晶片，所述光纖收發電路通過CPLD晶片與SVG功率單元連接，所述信號調理電路連接SVG功率單元。
3.根據權利要求2所述一種基於DSP和FPGA的鏈式SVG控制電路，其特徵在於:所述CPLD 晶片採用 EPM1270T144。
4.根據權利要求1至3中任意一項所述一種基於DSP和FPGA的鏈式SVG控制電路，其特徵在於:還包含觸控螢幕，所述觸控螢幕連接DSP晶片。
5.根據權利要求1至3中任意一項所述一種基於DSP和FPGA的鏈式SVG控制電路，其特徵在於:所述DSP晶片採用TMS320F28335。
6.根據權利要求1至3中任意一項所述一種基於DSP和FPGA的鏈式SVG控制電路，其特徵在於:所述FPGA晶片採用EP3C25E144C8。
【文檔編號】H02J3/18GK203826969SQ201420133654
【公開日】2014年9月10日 申請日期:2014年3月24日 優先權日:2014年3月24日
【發明者】湯一新 申請人:江蘇匯潔能電力科技有限公司