高斯濾波最小頻移鍵控解調電路中位同步方法及位同步器的製作方法
2023-04-25 10:06:01
專利名稱：高斯濾波最小頻移鍵控解調電路中位同步方法及位同步器的製作方法
技術領域：
本發明涉及的是一種GMSK(高斯濾波最小頻移鍵控)解調電路中位同步器的實現方案，用於實現GMSK解調電路中輸出數據信號與輸入的GAUSS模擬信號的位同步。
背景技術：
GMSK調製方式是無線通信中廣泛使用的數字調製方式之一，它的特點是數位訊號在送交給頻率調製器之前先通過一個GAUSS濾波器進行GAUSS調製預濾波，並得到GAUSS波形，再把GAUSS波形送交給頻率調製器，在解調過程中，從空中接收下來的射頻信號經過調頻解調得到GAUSS波形後，再把GAUSS波形進行GMSK解調，實現GAUSS波形到數字波形的轉換，在GMSK解調中，輸入的GAUSS波形必須與輸出的數位訊號保持同步，位同步器的作用就是實現輸入與輸出信號的位同步。在完全同步的情況下，輸入信號與輸出信號在位的交界處(以下稱為過零點)完全對齊，實際上由於GAUSS波形存在相位失真，即從波形上看去，有的位寬有的位窄當這種相位誤差累計多了以後便會帶來位的失步，造成後面位判決時的錯誤，有一種方法就是調整數字波形的輸出，當檢測到這種相位失真時，調整輸出波形，使得經過一定的時間後輸出能跟上輸入信號，保持位同步關係。
位同步器的實現可以分為模擬電路實現方式和數字電路實現方式，在模擬電路實現方式中，常常使用鎖相環(Phase Locked Loop簡稱PLL)電路結構來實現位同步器的功能，鎖相環電路結構複雜，設計困難，各項參數難以保證。數字同步器比如有採用數字波形存儲方式來實現位同步，通過不斷比較輸入信號的採樣值與存儲信號相比較，當輸入的信號與存儲的信號達到一致時，即用存儲的信號作為輸出。這種方式的特點是只能實現確定性信號的同步，如固定周期的周期性信號，使用局限性大，無法實現GMSK解調中周期不固定、波形不單一且失真嚴重的GAUSS信號的位同步。
發明內容
(1)發明目的本發明的目的是提供一種結構簡單、能實現不規則信號的位同步，解決高斯濾波最小頻移鍵控解調電路中位同步問題的解調電路中位同步方法及位同步器。
(2)技術方案本發明是一種高斯濾波最小頻移鍵控解調電路中位同步方法，位同步方法為對輸入信號進行等間隔採樣，採樣頻率為f1Hz，採樣值為Vsamp，信號的波特率為f2bps，每一標準比特對應的採樣次數為Nstd，交越零點電平對應的數字值為Vmean，有Nstd＝ ，同時Nref記錄調整後當前比特所需要採樣的次數，用一個計數器N記錄一個比特內完成的採樣次數，每次採樣結束計數器N加1，當一個比特結束時計數器N清零，開始下一個比特的採樣計數；每次採樣結束時先比較N與Nref的大小，如果N≥Nref則當前比特結束，否則比較Vsamp和Vmean，如果Vsamp＝Vmean則比較N與Nstd/2的大小，如果N≥Nstd/2則調整當前比特需要完成的採樣次數為Nref＝Nstd-1，否則調整當前比特需要完成的採樣次數為Nref＝Nstd+1；該同步器由比較器、選擇器、正反向計數器寄存器、寄存器、移位器寄存器、計數器寄存器、狀態機電路、比特結束控制器所組成，比較器的輸入端接交越零點電平Vmean和採樣值Vsamp，比較器的輸出端通過一個與門接選擇器；比較器的輸入端接移位器寄存器和計數器寄存器的輸出端，比較器和輸出端接選擇器的輸入端，選擇器的輸出端接正反向計數器寄的存器；正反向計數器寄存器和計數器寄存器的輸出端接比較器的輸入端，比較器的輸出端接狀態機電路和比特結束控制器；寄存器的輸入端接標準比特採樣次數值Nstd，寄存器的輸出端分別接選擇器和選擇器，選擇器的輸出端接正反向計數器寄存器，選擇器的輸出端接移位器寄存器；移位器寄存器的輸入端還接時鐘CLOCK和復位RESET，計數器寄存器的輸入端接採樣結束信號SAMP-END。
(3)技術效果本發明專利的優點有1、實現簡單，用數字電路實現，不需要改變時鐘頻率，只需要改變一比特中採樣的次數即可實現同步調整。
2、可靠性高，抗信號幹擾能力強，它在整個工作過程中一致處於比較跟蹤狀態，一發現失步即在當前比特做相應地調整。
3、靈活性大，應用方便，只要根據採樣頻率和信號波特率確定一個標準比特的採樣次數以及信號的過交越零點電平值即可實現不同波特率信號的位同步。
4、適應性強，只要輸入信號有良好的過零特性，不管是周期性信號還是非周期性信號，都能實現信號的位同步。
5、對於GMSK信號，只要信號的波特率和對信號的採樣頻率不變，對於不同的調製係數的GMSK信號可以自動適應。
四
圖1是本發明位同步方法的結構框圖。
圖2是本發明中位同步器的結構示意圖。其中有比較器11、比較器12、比較器13、選擇器21、選擇器11、選擇器13、狀態機電路3、正反向計數器、寄存器41、寄存器42、移位器寄存器43、計數器寄存器44、比較結束控制器5。
圖3是本發明位同步器電原理的左半部分。
圖4是本發明位同步器電原理的右半部分。
五具體實施例方式
本位同步器的實現方案屬於數字位同步實現方案，既避免了模擬電路的複雜性，又能實現不規則信號的位同步，能有效解決GMSK解調電路中的位同步問題。對輸入信號進行等間隔採樣，採樣頻率為f1Hz，採樣值為Vsamp，信號的波特率為f2bps，每一標準比特對應的採樣次數為Nstd，交越零點電平對應的數字值為Vmean，有Nstd＝ (四捨五入取整)，同時Nref記錄調整後當前比特所需要採樣的次數(每當一個比特結束時讓Nref＝Nstd)，用一個計數器N記錄一個比特內完成的採樣次數，每次採樣結束計數器N加1，當一個比特結束時計數器N清零，開始下一個比特的採樣計數；每次採樣結束時先比較N與Nref的大小，如果N≥Nref則當前比特結束，否則比較Vsamp和Vmean，如果Vsamp＝Vmean則比較N與Nstd/2的大小，如果N≥Nstd/2則調整當前比特需要完成的採樣次數為Nref＝Nstd-1，否則調整當前比特需要完成的採樣次數為Nref＝Nstd+1，整個流程表示如圖1。在實現方案中，這個流程是由電路結構和電路控制狀態機兩部分組成，狀態機用於控制整個電路的協調工作，如圖2所示CLOCK和RESET是整個電路的工作時鐘和復位信號；Vsamp為採樣值；Vmean為交越零點電平對應的數字值；SAMP_END為每次採樣的採樣結束信號，由A/D轉換器發出；Nstd為每一標準比特對應的採樣次數；BIT_END為比特結束信號，同步器的作用即是讓該信號與輸入信號同步；其中寄存器1用於存放Nstd；移位器寄存器2是將寄存器1的值右移一位以後再保存到寄存器中，用於存放Nstd/2；計數器寄存器2是一個採樣次數計數器，每次採樣完畢(SAMP_END有效)時自動加1並保存到計數器寄存器2中，用於存放N；正反向計數器寄存器是一個既可以做加法也可以做減法的計數器，其加減運算由選擇器3的輸出控制，它用於存放Nref；比較器1用於實現Vsamp和Vmean相等與不相等的比較，相等時會有有效輸出；比較器2用於N與Nstd/2的比較；比較器3用於N與Nref的比較，其輸出用於控制比特結束信號的輸出和控制狀態機的改變；選擇器1、選擇器2和選擇器3是通過控制信號來選擇輸出，當控制信號有效時，選擇器的輸出等於輸入。
時鐘是狀態變化的觸發信號，當復位時自動進入狀態0，一個時鐘過後立即進入狀態1，若在狀態1時有N＜Nref，則保持在狀態1，否則由狀態1轉到狀態0。當狀態機處於狀態0時，計數器寄存器2和比特結束控制寄存器復位，同時選擇器1和選擇器2打開，將寄存器1的值傳送到正反向計數器寄存器1和移位器寄存器2，一個時鐘後進入狀態1；在狀態1，當比較器3的輸出有效時(即N≥Nref時)，比特結束控制寄存器輸出1，同時狀態即進入到狀態0；否則保持狀態1，計數器寄存器2做計數操作，當比較器1輸出有效時，根據比較器2的輸出正反向計數器寄存器做相應的加、減1操作。該狀態機的具體電路可以用一個帶0、1輸入選擇端的觸發器來完成，觸發器的SA輸入端為D0、D1選擇端，當SA＝1時選擇D0輸入，SA＝0時選擇D1輸入，SA連比較器3的輸出；RESET為復位信號，CLOCK為觸發器工作時鐘；狀態0、狀態1分別為狀態輸出端。該同步器由比較器、選擇器、正反向計數器寄存器、寄存器、移位器寄存器、計數器寄存器、狀態機電路、比特結束控制器所組成，比較器的輸入端接交越零點電平Vmean和採樣值Vsamp，比較器的輸出端通過一個與門接選擇器；比較器的輸入端接移位器寄存器和計數器寄存器的輸出端，比較器和輸出端接選擇器的輸入端，選擇器的輸出端接正反向計數器寄的存器；正反向計數器寄存器和計數器寄存器的輸出端接比較器的輸入端，比較器的輸出端接狀態機電路和比特結束控制器；寄存器的輸入端接標準比特採樣次數值Nstd，寄存器的輸出端分別接選擇器和選擇器，選擇器的輸出端接正反向計數器寄存器，選擇器的輸出端接移位器寄存器；移位器寄存器的輸入端還接時鐘CLOCK和復位RESET，計數器寄存器的輸入端接採樣結束信號SAMP-END
權利要求
1.一種高斯濾波最小頻移鍵控解調電路中位同步方法，其特徵在於位同步方法為對輸入信號進行等間隔採樣，採樣頻率為f1Hz，採樣值為Vsamp，信號的波特率為f2bps，每一標準比特對應的採樣次數為Nstd，交越零點電平對應的數字值為Vmean，有Nstd＝ ，同時Nref記錄調整後當前比特所需要採樣的次數，用一個計數器N記錄一個比特內完成的採樣次數，每次採樣結束計數器N加1，當一個比特結束時計數器N清零，開始下一個比特的採樣計數；每次採樣結束時先比較N與Nref的大小，如果N≥Nref則當前比特結束，否則比較Vsamp和Vmean，如果Vsamp＝Vmean則比較N與Nstd/2的大小，如果N≥Nstd/2則調整當前比特需要完成的採樣次數為Nref＝Nstd-1，否則調整當前比特需要完成的採樣次數為Nref＝Nstd+1。
2.一種適用於權利要求1所述的高斯濾波最小頻移鍵控解調電路中位同步方法的同步器，其特徵在於該同步器由比較器(11、12、13)、選擇器(21、22、23)、正反向計數器寄存器(41)、寄存器(42)、移位器寄存器(43)、計數器寄存器(44)、狀態機電路(3)、比特結束控制器(5)所組成，比較器(1)的輸入端接交越零點電平Vmean和採樣值Vsamp，比較器(1)的輸出端通過一個與門接選擇器(23)；比較器(12)的輸入端接移位器寄存器(43)和計數器寄存器(44)的輸出端，比較器(12)和輸出端接選擇器(23)的輸入端，選擇器(23)的輸出端接正反向計數器寄的存器(41)；正反向計數器寄存器(41)和計數器寄存器(44)的輸出端接比較器(13)的輸入端，比較器(13)的輸出端接狀態機電路(3)和比特結束控制器(5)；寄存器(42)的輸入端接標準比特採樣次數值Nstd，寄存器(42)的輸出端分別接選擇器(21)和選擇器(22)，選擇器(21)的輸出端接正反向計數器寄存器(41)，選擇器(22)的輸出端接移位器寄存器(43)；所有寄存器的輸入端還接時鐘CLOCK和復位RESET，計數器寄存器的輸入端接採樣結束信號SAMP-END。
全文摘要
高斯濾波最小頻移鍵控解調電路中位同步方法及位同步器是一種高斯濾波最小頻移鍵控解調電路中位同步器的實現方案,其同步的方法為對輸入信號進行等間隔採樣,交越零點電平對應的數字值為V
文檔編號H04L27/14GK1388688SQ0213788
公開日2003年1月1日 申請日期2002年7月2日 優先權日2002年7月2日
發明者劉昊, 曾憲偉, 陸生禮, 時龍興 申請人:東南大學