對數壓擴律的多級並行式超高速adc及dac的製作方法

2023-04-25 16:15:41

對數壓擴律的多級並行式超高速adc及dac的製作方法
【專利摘要】一種對數壓擴律的多級並行式超高速ADC及DAC，其結構的關鍵是並行式的多級對數律電阻鏈和多路開關，由於該ADC是並行式結構，所以AD轉換速度與全並行式ADC的相等；由於採用了多級結構，所以在構造高位轉換器時器件量很小；由於採用了對數律結構，所以使低位轉換器實現高信噪比和高信號動態範圍；由於DAC是直接通過電壓信號進行轉換，無需再經過權電流的中間環節，所以其工作電流比權電流式DAC小兩個數量級，只有權電流式DAC的約百分之一。
【專利說明】對數壓擴律的多級並行式超高速ADC及DAC
[0001]【技術領域】:本發明屬於數字通信和模數轉換器、數模轉換器範疇。
[0002]【背景技術】:根據理論分析，通信系統採用對數壓縮律最為理想，但是難以實現。目前，通信系統採用壓擴編碼，比如語音通信採用A壓縮律和μ壓縮律的8位壓擴編碼，其信噪比曲線分別為圖1.3中I和2，僅僅是對數壓縮律的近似方法，並非理想的信噪比曲線。那麼，理想的信噪比曲線應該為什麼形狀呢？理想的信噪比曲線應該滿足:信噪比不隨模擬輸入信號幅度和概率密度分布而改變，即信噪比為等於常數的水平線3，而且要儘量向上移和儘量向右延伸，上移延伸就是加大信噪比，向右延伸就是加大信號動態範圍。
[0003]而實現壓擴編碼的電路，目前採用的是逐次逼近式ADC，它比並行ADC慢兩個數量級，目前的並行ADC不能實現理想的壓擴編碼。本發明的目的是提出可以實現對數壓縮律的並行式ADC以及與之對應的對數擴展律DAC。
[0004]本發明的關鍵之一是臨界開關和多路開關，先作臨界開關說明:
[0005]圖1.1是臨界開關的符號圖，其中下標為第Φ級第g階，矩形塊S4lg為Ctg開關點，νφ8為小區信號點，Ιφ8為控制值，I φ (g+1)為第Φ級第g+Ι階控制值，S41為第Φ級開關總線；
[0006]圖1.2是臨界開關的電路原理圖，其中與圖1.1相同；NPN和PNP為場效應管；本文採用正邏輯，高電位用「I」表示，低電位用「O」表示；當I4lg = O且I φ (g+i) =O時，或Iljlg = I且Ιφ (g+1) = I時，或I1Jlg = O且Ιφ (g+1) = I時，兩個場效應管都截止，即S4lg截止；只有當I4lg = I且IfHW) = O時，兩個場效應管都飽和導通，即S4lg導通；構造臨界開關的電路有多 種。
[0008]理論分析部分有3個附圖，圖1.3、圖1.4、圖1.5。
[0009]圖1.3—A壓縮律、μ壓縮律和對數壓縮律的7位壓擴編碼信噪比曲線圖。其中A壓縮律信噪比曲線為-1 ; μ壓縮律信噪比曲線為-2 ;恆定信噪比的對數壓縮律信噪比曲線為-3 ;調整信噪比的對數壓縮律信噪比曲線為-4 ；
[0010]圖1.4-q位全並行式ADC的示意圖。令Q = 2% Q為量化階數，Ve為基礎電位
點，V1為起步電位點，V0就是Vtl，因為Vtl是個關鍵點，為了明顯區別於其它點，所以用Ve表示，同樣，Re為基礎電阻，R1為起步電阻；電位參考點為VpV1-Vy1，取決於電阻Re~Rq值的設定，電阻Re~Rq值可以根據需要設定，模擬輸入信號為u，C1~Ccm為比較器；BMQ為編碼器，將Ytl~Yy1共Q種狀態編碼成q位二進位數Dtl~Dtrl。電路中的通用符號如電源正極Vp和地等，在以下所有附圖中通常不解釋。
[0011]圖1.5——壓縮特性局部圖。V軸在Ve和Vp之間按等比Vj+1/Vj = η間距插入νΑ、V2、...Vq^1共Q-1個量化點，加上Ve和Vq = Vp,共Q+1個量化點，將Ve和Vp的區間分Q份，形成Q段折線。Y軸等距畫出Q+1個坐標點(yci~yQ)，可以是數字量，也可以是等間距的模擬量，Q個線段。令壓縮曲線中V與y的對應關係為AV1-Ve~O) ^yr(V2-V1)
(V3~V2) — y2>-..(VQ~Vq-1) — yQ-1? Vq — yQ,由於yQ+和yQ-在原點重疊,所以正負各Q檔合併成2*Q-1檔。
[0012]第一步，推導出使ADC信噪比恆定的方法、計算信噪比大小和信號動態範圍。設:概率密度分布P (U);當Vp1 < u < '時(j = 1...Q)，量化器輸入信號功率為Sp噪聲功率為N」，V軸的量化步長AVj為可變量，AVj = Vj-Vjm ;暫定u以V^1為量化點進行分析。
[0013]u 的信號平均功率為
【權利要求】
1.一種對數壓擴律的多級並行式超高速ADC及DAC，其特徵是對數ADDA都是由多級子級ADDA構成，其中至少有一個子級ADDA包含級電位處理裝置，第Φ級的級電位處理裝置包含兩個通用模塊: 第一個是第Φ級級電位形成模塊，由形成參考電位點的電阻鏈和確定級電位的電路組成；令9 = 2% q位第Φ級子級ADDA參考電位點由Q個電阻串聯而形成，該電阻鏈形成Q+1個電位點 Vi)Q、Vi)(Q—I)、*** V01 Λ V00? 其中 V φ (Q-1)、*** V01 Λ V00 為第φ級的Q階參考電位點，νΦ(3等於電源正極\，νΦΘ不包括在Q階參考電位中，令g等於O~Q-1中的某個點，Vtcg稱為第Φ級第g階參考電位；量化間距也稱階差Λ Φ8 = νφ(8+1)-νφ8,當模擬電壓υΦΖ沒有超出轉換範圍V4iq~O，時，對應於Utcz總會有一個點G，當g = G時，有νφ_ > υΦΖ > VOG,Utcz-Vtce < ΛΦ(；，該Vtce是小於並最接近於Utcz的參考點，是參考點νφ((Μ)~Vtctl當中的特殊參考點，專門標記為Vtce,稱Vtce為第Φ級的級電位，相對當前Φ級子級ADDA而言，級電位Vtce就是Utcz的轉換值；級電位Vtce實際上是第Φ級模擬電壓Utcz與第Φ級數位訊號D0^-Dtco的橋梁，既可以對應到數字量，也可以對應到模擬量，是一個數位化的模擬量； 第二個是級電位提取模塊，對於第Φ級子級ADDA而言，雖然可以確定參考電位點Vi^1)~Vtctl當中的哪一個是級電位但是並不等於已經將級電位Vm提取出來，所以需要級電位提取模塊；級電位提取模塊就是級電位開關。
2.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步特徵是級電位開關包括臨界開關及多路開關兩類，均由開關點組和控制器組成，兩類級電位開關的開關點組相同，都用Stcft^1)-Stcci表示，與參考電位點Vtc^)~￥_逐個對應，直接或經過算術電路間接地進行一對一連接，如果Vtctthl)~Vtcc!逐個直接連接到開關點Stctthl)~Stctl，就相當於經過了虛擬的算術電路連接，所以統稱為參考電位點VtcH)~Vtctl逐個與開關點Stc^)~Stctl進行算術連接；當確定好級電位Vtce後，控制信號接通與級電位Vtce對應的開關點Stce,而斷開其它的開關點，將Stce專門取名為選通點，Stce將級電位Vtce以運算後的級輸出值形式提取出來送到級電位開關總線Stc，再輸送與其它子級ADDA的級輸出值進行匯總運算； 多路開關的選通控制:數位訊號Dtcarl)~Dtctl對應接到多路開關控制端cU((rl)~(1_，而級電位Vtce與數位訊號Dtcitrl)~Dtcc!相對應，同時又與Stce相對應,所以數位訊號Dtcitrl)~Dtctl確定了在開關點Stc^1)~Stctl中Stce為選通點，Stce將級電位Vtce與開關總線Stc連通而引出； 臨界開關的選通控制:令Itc0 = O且Itctl ^ 1，臨界開關是通過電位比較值Ut1)~Itci控制開關點Stc^)~Stctl的通斷；臨界開關點Stcg有上下兩個控制端，分別接到電位比較值IΦ(g+D 和 Iilg,當 IiKg+1) = I?g 時開關點 Stcg 斷開，當 Ιφ(?；+1) = O ? Ιφ8) = I 時開關點 Stcg接通；令電位比較值ΙΦ_~ΙΦ(Ι與參考點電位點νφ((Μ)~νφ(ι逐一對應相關，其作用是標註參考點電位點νφ((Μ)~Vtctl相對於模擬電壓υΦΖ的大小，當νφ((；+1) > υΦΖ > Vog時，υΦΖ小於 Υφ (Q-1)~Υφ (G+1)， I φ (Q-ι)~I Φ (G+1) 標註為O,同時，υΦΖ大於Vtce~V?。,令Itce~I?。標註為1，所以，當g> G時，開關點Stcg上下兩個控制端電位比較值相等Itc^1) = Itcg = O，開關點Stcg的通道斷開；同樣，當g < G時，開關點Stcg上下兩個控制端電位比較值也相等I?(g+D = Iilg= I，開關點Stcg的通道也斷開；只有連接在級電位Vtce點的開關點Stce的上下兩個控制端電位比較值不相等，處於O與I臨界處，為Itc^1) = O且Itce = 1，所以與級電位對應的開關點Sw導通，SOG成為選通點，將級電位Vw與開關總線S。連通而取出；臨界開關與多路開關是等效的，可以互換，統稱為級電位開關；多路開關和臨界開關的 選通控制統稱為級電位開關的選通控制。
3.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步 特徵是其m級*q位等電阻式對數ADC，原始輸入交流信號uay經過前置電路QZDL處理後， 成為第a級輸入電壓Uay;第①級輸入電壓的範圍為0?Vp，第①級子級ADC。對第 o級輸入電壓U0y進行AD轉換，由四大模塊及過程完成：(1)、級電位Vm形成模塊及過程；Q = 2%第O級並行器的分壓電阻鏈?形 成第O級電位參考點，對應接到並行器中比較器?k的反相端，第O 級輸入電壓U0y接到並行器中比較器?k的同相端，與電位參考點?進 燈比較，得到弟①級比較值I ? (Q-1)?I ? 1為I ? (Q-1)?I ? (G+1) = 0，I?G?1?: = 1，I?(3為恆 0值，I?。為恆1值，即得知Vm+d > U0y > V0G,形成級電位為Vm ;令比較值Un)?Im 通過編碼器BM。進行編碼後，得到級電位Vm的數字輸出值為Dcy)?D,;至此，以級電位 Vog為橋梁，輸入電壓u0y轉換為級電位v?。進而轉換為數位訊號；⑵、級電位Vm取出模塊及過程;AD##中，除了末級以外，都需要將級電位Vm取出為 進行下級轉換作準備；完成該項工作的模塊就是級電位開關，包括臨界開關LJKG。和多路 開關DLKG。兩類，參考電位點?￥_逐個與開關點Sen)?$_進行算術連接；AD#a 中的虛線框LJKGa框住的為臨界開關符號圖，通過前述的臨界開關的選通控制，確定選通 點Sm ；AD#0中的實線框DLKGe框住的為多路開關符號圖，通過前述的多路開關的選通控 制，確定選通點Sm ；AD#y中的實線框JDWKGy框住的器件組包含了多路開關和臨界開關兩 種符號圖，通配兩類開關，通過前述的兩類開關的選通控制，確定選通點Sm ;選通點Sm對 應於級電位由於選通點Sm有壓降I，所以選通點Sm將級電位Vm送到開關總線S。 後為準級電位V』 _，三者關係為Vm: V』 m+Vp在求和器中進行壓降t補償；(3)、級間運算模塊及過程，取出級電位的目的是進行下一級的轉換，設每個子級轉換 位數都為q位，Q = 2%電阻鏈將電壓Vp分為Q等分，每等分電壓A V為固定值AV = Vp/ Q ;級電位Vm是小於並最接近於輸入電壓U&的參考電位點，在第O級的測量精度以內，認 為VmzUm，其實還剩下一個尾數電壓U(41+1)X在第O級的測量精度以內無法測出，U(41+1)X 的範圍為0?AV，需要移交到高一級精度的下一子級ADC(41+1)進一步測量和轉換，由求和 器1] ?兀成求尾數電壓運算Ufdk = UtPy-VtPg = Utfy-V，可知Ufdk既是弟①級尾 數電壓，也是第0+1級的原始模擬電壓，由放大器fd(41+1)完成對尾數電壓信號放大u』(0+1) r = Q*u(4l+1)x，所以放大信號U，(tc+1)y的範圍擴大至滿量程0?vp，u』 (tc+1)y經過級間採保器 CB(tC+1)後成為第0+1級輸入電壓U(4l+1)y，級間採保器的作用是使各子級的輸入電壓在一個 採樣周期內獨立和穩定，從而使m個子級能夠並行運行，形成流水線式轉換。(4)、對數轉換模塊及過程，該例的對數轉換模塊有模擬式轉換和數字式轉換兩種，數 字式轉換的前提是將總輸入電壓Uay轉換成了高位數等量化間距的數位訊號，然後將該高 位數位訊號通過對數查表器轉換成低位數對數量化間距的數位訊號；模擬式轉換是在第 a級輸入前，用模擬式對數轉換器將線性輸入電壓轉換成對數輸入電壓，而ADC實際上是 將對數輸入電壓轉換成了對數量化間距數位訊號。
4.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步特徵是其m級*q位等電阻式對數DAC ；N位數位訊號按m級*q位分配如下:
(D(N-1)、— (D a ((J-!) >...、Da。)、(Dg (q-1) > …、Dg。)、…、(Dm(^1) >輸送到對應的級電位開關控制端:(da ((rl)、…、da(l)、(de((rl)、…、de(l)、…、(dm(trl)、…、dmo)， 第Φ級子級DACtc對第Φ級數位訊號(Dtcarl)'…、D4J進行DA轉換由四大模塊及過程完成: (1)、級電位Vtce形成模塊及過程；Q = 2%第Φ級並行器的分壓電阻鏈Rtc^)~Rtctl形成第Φ級電位參考點νφ((Μ)~Vtctl，接收到數位訊號(Dtcarl)後，對應於數位訊號的參考電位點Vtce為級電位； (2)、級電位Vtce取出模塊及過程；需要將每個級的級電位Vtce取出，為求取每級的輸出電壓Vtcw做準備；與權利要求3中的級電位Vtce取出模塊及過程相同；級電位Vtce取出後會由於選通點壓降Vr降至V』 _，所以用補償器Σ ^進行電壓補償.~=V』 oG+Vr ； (3)、級間運算模塊及過程；級電位Vtce與輸出電壓Vtcw及縮減倍數Ψφ三者關係為:V」 = νΦ(；/ΨΦ，其中ΨΦ = 0(Φ_?，即第Φ級縮減器ΨΦ的縮減倍數為ΨΦ通配a、β、Y、…、m,而a、β、Y、…用數值表示則為a = 1、β = 2、gamma= 3、…，所以，用Φ表示為第幾級，例如，第Y級即第3級，Φ = 3，則Ψgamma = Q2;補償器Σ &和縮減器ΨΦ也可以用一個加法-比例電路Σ ΨΦ完成；將所有級別的νΦΨ用總求和器Σ Ψ求和，得到總輸出模擬電壓νΨ ； (4)、對數轉換模塊及過程，該例的對數轉換模塊也是有模擬式轉換和數字式轉換兩種，數字式轉換是在接收到低位數對數量化間距的數位訊號後，將該對數數位訊號通過反對數查表器轉換成高位等量化間距數位訊號，為了提高信噪比，可以對參考電位點作半階化處理，將反對數查表器改為提高半階量化間距的反對數查表器，該對數數位訊號通過該查表器轉換成高位等量化間距數位訊號，再用高位數等量化間距的DAC轉換成模擬信號；模擬式轉換是在DAC完成了數模轉換後，再將該對數模擬信號用模擬式反對數轉換器轉換成線性輸出電壓；線性DAC為了提高信噪比，也可以對參考電位點作半階化處理，最小量化間距AV = VP/Qm，將各級的參考電位點都上調Λ V/2，為此，只要在各級零電位上面增加一個半階電阻 Rt^，分別為=Ra Δ = Ra!/(Qm^a*2), R0A = RM/(Qm_e*2)，……，Rn^ = Ral/(Q"*2)。
5.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步特徵是其兩級對數鏈ADC ;該對數鏈ADC包括兩個子級:LAD#a和LAD#e，LAD#a為首級對數鏈子ADC，LAD#0為次級對數鏈子ADC ； 首級LAD#a完成q位轉換，對數律電阻鏈Rq~R1和Re將電壓O~Vp分為Q+1大段，共Q+2個電位點，排除掉O點和Vp後,剩下Vcm~V e為參考電位點，為Q = 2q階,將參考電位鏈Vy1~Ve設計成對數律，Vq^1~V1接入對應的首級比較器Ccm~C1的反相端，首級輸入電壓Uay接入各首級比較器的同相端，得到首級比較值Iy1~I1，再經過首級編碼器BM編碼後，產生首級對數律數字輸出信號Dtrl~Dtl ;由首級比較值Iy1~I1或數字輸出信號Dtrl~D0,控制級電位開關JDWKG而得到輸入電壓Uay的級電位\，即先測出輸入電壓Uay是屬於首級電位鏈中的哪一大段，得到Uay的粗測結果；輸入電壓Uay接入首級求和器Σ ~Σ ^充當被減數，參考電位點Vcm~Ve對應接到Σ μ~Σ ^充當減數，得到差值電壓υχ((Μ)~Uxo,差值電壓Ux(q_d~Uxtl再通過首級放大器Fcm~Ftl,得到運算電壓Uy(Q_D~Uytl,對應於級電位Ve的差值電壓稱為尾數電壓Uxe，對應於級電位Ve的運算電壓稱為運算級電壓Uye ;求和器求出尾數電壓Uxg = Uay-Vc, Uxg的變化範圍為(O ~ AVg), AVg稱為級電位的量化間距，AVg= (V(g+1)-Vg)，令放大器Fe的放大倍數為Vp/ Δ Vg,經過放大器Fe後得到運算級電壓UyG,Uye = UXG*VP/ Δ Vg,放大成Uye後，電壓變化範圍擴大至滿量程O~Vp，級電位開關將運算級電壓Uye取出送至開關總線Sa向次級輸出，因為選通點有壓降Vp所以開關總線Sa輸出的為準運算級電壓U』 ye，通過補償器Σ 0r進行補償運算Uye = U，yG+Vr後還原成運算級電壓Uye，實際上該選通點壓降I只是使輸出值整體下移，不會改變輸出值的波形，且數值很小，所以可以忽略它的影響，省略補償器Σ k;Uy(；經過採保器CBe採保後成為次級輸入電壓Uey，再交給次級進行精測，級間採保器CBe的作用是使兩級的輸入電壓在一個採樣周期內獨立和穩定，從而使兩個子級能夠並行運行，形成流水線式轉換； 次級LAD#e主要部分是次級對數鏈並行器LBXQ0，次級對數式電阻鏈R』T~IT1形成電位點Vp和V』 η~V』 ^，排除Vp後，V』 η~V』 ^為次級對數式參考電位點，V』 η~V』 I接到次級比較器CY1-CT1對應的反相端，次級輸入電壓Uey接到各次級比較器同相端，得到次級比較值I』 η~I』工，經過次級編碼器BM』編碼，得到次級對數律數字輸出信號D』 t l~D』 ^ ;LAD#a和LAD#e兩級共完成q+t位對數律的數位訊號轉換，Dtrl~Dtl為高位，D』 ~D』。為低位。
6.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC和權利要求5所述的兩級對數鏈ADC ;其進一步特徵是為了提高信噪比和信號動態範圍值，擬採用對數律的電阻鏈，令兩個子級LAD#a和LAD#e的電阻鏈採用對數律設計； 首級電阻鏈的對數化設計:令基礎電位Ve等於傳感器有效探測的最小值，令基礎電阻^ = NJla, Ra/R0 = n-1, Ra為並不存在的虛擬起步電阻，首級鏈電阻都以Ra為起點按大比值ητ遞增，稱大比值電阻鏈=R1 = Ra* nT、R2 = Ra* η2'……、Rq-3 = Ra* n (Q_3)'Rq-2 = Ra* n -'IV1 = Ra* n 大比值電阻鏈Re~Rq產生了大比值電位鏈，vj+1/% =ητ，為:地、ve、V1 = Ve*nT> V2 = ve*n2*T、V3 = ve*n3*T、……、vQ_2 = ve*n(Q-2)*T、Vq^1=Vq = Ve*nQ*T = Vp，排除Vq = Vp點後，共Q個參考電位點為=VeJp……、AV1，因為小於Ve的區域為傳感器探測無效區域，所以(Vi~Ve~o) WVe為量化點，標記為(V1~Ve~O) — Ve，其它量化點的量化區間為:(V2~V1] — V1, (V3~V2] — V2,……、(VV(G+1) = V0* n (G+1)*T, AVg為首級級電位Ve的量化步長；理論上Ve~vte+1)中要插入次級中的T個精細量化點，Ve~V(e+1)的精細量化點為:V」Q = Vg = Ve* η= vG*n\v"2 =vc* η2、ν」3 = Ve* η3、……、ν」τ_2 = VG* n= vG* η (η)，按照比值 n 等比遞增，這說明次級電阻鏈只要滿足等比關係n並乘一個係數，就可以實現對尾數電壓的對數轉換；實際上次級轉換不是把精細量化點插入到Ve~v(e+1)中，而是把首級的尾數電壓Uxe取出來，Uxe的變化範圍為(O~Λ Ve)，經過對應放大器Fe放大後首級尾數電壓Uxe擴大成首級運算級電壓uye，令放大器Fe的放大倍數為Vp/ Δ VG, Uye = UXG*Vp/ Δ Vg,電壓變化範圍擴大至次級的滿量程O~Vp ;運算級電壓Uye經過採保器CBe採保後成為次級輸入電壓Uey ;而次級電阻鏈中構造對數律量化點是關鍵，次級電阻鏈中，Rb為任意設定的虛擬電阻，T個鏈電阻按照比值 η 等比遞增:R，I = Rb*!!1、!?』 2 = RB*n2、R，3 = RB*n3> ……、R』 τ_2 = RB*n(T'R』 T_i = Rb* Il (H)、R』 T = Rb* nT,自然形成T個按照比值Il等比遞增的電位量化點:0、V，I = vB* n 2 = vB*n2、v，3 = vB*n3、……、ν τ_2 = νΒ*η(τ_2)、ν，= Vfntt-1),其量化區間為:(V』 I ~O] — O、(V』 2 ~V』 J — V』 」(V』 3 ~V』 2] — V』 2、……、(V』 η ~V』 τ-2] — V』 τ-2，、(V』 τ~V』 T-J — V』 T-!;而V』 T = Vp被排除在該組量化點之外； 在上述的兩級對數鏈ADC基礎上，將基礎電阻Re調整為調整電阻1?%，令R% = Re~Re/15，並且令R% =探測器最小有效信號，將調整電阻R%減小，會使信噪比曲線在小信號端有些下降，但是使動態範圍增加。
7.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步特徵是其兩級對數鏈DAC，該DAC的電阻鏈和參考電位鏈都是對數關係；接收的對數律數位訊號為:高位Dtrl~Dtl，低位DY1~Atrl~Dtl對應送到首級多路開關控制端Cltrl~屯，得到首級級電位Ve;令b等於O~(T-1)中的某個點，V』b稱為次級第b階參考電位點，其中被選通的為次級級電位V B山』 t l~D』 ^對應送到次級多路開關控制端d』 t_i~d』 0，得到次級級電位V』B; LDA#0包括三部分:DZLe、J DWKG^E 0U ；DZL0為次級對數電阻鏈，包括:次級對數式電阻鏈R』 τ~R』 i，次級對數式參考電位點V』 η~V』 ^ ;次級電阻鏈為對數化設計； 次級對數式電阻鏈形成T個參考電位點V 』 η、V 』 τ_2、…V 』 1、V 』 C1，其量化區間為:(V 』 i~O] — V，O、(V，2 ~V，J — V，」(V，3 ~V，2] — V，2、……、(V，η ~V，τ-2] — V，τ-2，、(V』T~V』T_J — V』 H ;可知V』b的量化步長或稱階差AV』b = V』b+1-V』b;次級級電位開關JDffKG,控制端d』 t_i~d』 ^接收到低位數位訊號D』 η~D』 ^後，在次級開關點S』 T_i~S』 ^中確定一個選通點s』 b,該選通點特別標記為S』 B,選通點S』 B對應的電位點V』 b為次級級電位V0b，次級級電位V0b送到次級開關總線S0b後因為選通點壓降I而變為次級準級電位V』eB，通過次級補償器Σ㈣對V』㈣進行壓降I補償後，還原成次級級電位V0b，次級級電位V0B的變化範圍為T個電位點V』 0、Y，1、…、V』 τ_2、ν』 H，各個點的量化區間分別為:(ν』 I~V，O] — V，O、(V，2 ~V，J — V，」(V，3 ~V，2] — V，2、……、(V，H ~V，τ-2] — V，τ-2，、(V』 τ~V』 T_J — V』 H，所以次級級電位V0b對應的模擬電壓變化範圍為O~Vp ; LDA#a包括四部分:DZLa、SJQH、JDWKG和Σ Au ；DZLa為首級對數電阻鏈，包括首級對數式電阻鏈Rq~R1和Re，首級對數式參考電位點AV1~Ve，首級電阻鏈為對數化設計，令g等於O~(Q-1)中任意數，每個首級電位點Vg對應接三個器件:求和器Σ g、縮減器$8和開關點Sg,稱為g支路，電位點Vg與電位點Vg+1的電壓稱為電位點Vg階差Δ Vg,三者關係為Avg = vg+1-vg； 在與首級級電位Ve相加時，次級級電位V0b應該是以級電位Ve的尾數電壓身份出現，電壓變化範圍應該為O~AVe才合理，所以對應於第g階電位，應該將V0b的變化範圍由O~Vp縮減成O~Λ Vg，就需要用一個縮減器屯8來完成這項任務，還要注意到每階的AVg是不相等的，而是等比變化的，所以每階縮減器Ψ8的縮減比例11^也是等比變化的，令=AVg/VP，則次級級電位V0b變成了縮減值Vwg，縮減計算為:VWg = V0B* Uig = V0B* AVg/Vp,所以電壓變化範圍由Vsb的O~Vp縮減成了 Vwg的O~Λ Vg,縮減電壓Vwg就是首級參考電位點AV1~Ve中第g階的尾數電壓，等待選通；首級參考電位Vg作為粗獷模擬值，而對應的縮減電壓νΨ8作為Vg的尾數電壓是精細模擬值，Vg與Vwg通過求和器Σ g相加，得到首級粗獷模擬值Vg和次級精細模擬值Vwg之和，稱參考電位求和值V Σ g，首級每個考電位Vg都對應存在一個參考電位求和值Vsg等待輸出；當首級級電位開關J DWKG控制端Cltrl~Cltl接收到高位數位訊號Dtrl~Dtl後，確定了首級選通點Se，將對應的參考電位求和值Vsg作為級電位求和值Use輸出到匯總器Σ αυ，匯總器Σ _實際上只接收到唯一的級電位求和值Use,作為數模轉換值Uae輸出；如果考慮到選通點壓降I，可以在匯總器Σ αυ上增加一個壓降補償 '，實際上該選通點壓降\只是使輸出值整體下移，不會改變輸出值的波形，且數值很小，所以可以忽略它的影響；至此，兩級對數鏈DAC轉換完成。
8.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC和權利要求7所述兩級對數鏈DAC，其進一步特徵是其半階式量化點的兩級對數鏈DAC，其基本原理與權利要求6所述兩級對數鏈DAC相同，差別在於參考電位點的設定進行了半階化處理，令參考電位點全部上移半階簡稱半階參考點，電阻全部上移半階簡稱半階電阻；計算方法為: 參考電位點全部上調半階，變為:首級半階參考點Ug = (vg+vg* n)/2,首級半階電阻Pg= (Rg+Rg*n)/2;次級半階參考點U』b= (V』b+V』b*ii)/2，次級半階電阻:P』b =(R』 b+R』 b*n)/2 ;這樣，參考電位點和電阻全部上調半階。
9.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步特徵是構造一種數字式對數和反對數轉換器； 對於一個線性模擬信號，先用兩級共N位的對數鏈ADC轉換成N位對數律數位訊號，再通過一個N位的線性DAC轉換成輸出模擬信號，該輸出模擬信號就是對數律的模擬信號； 對於一個對數律模擬信號，先用一個N位的線性ADC轉換成N位對數律數位訊號，再用一個N位兩級對數鏈DAC轉換成輸出模擬信號，該輸出模擬信號就是線性模擬信號。
10.根據權利要求1所述的一種對數壓擴律的多級並行式超高速ADC及DAC，其進一步特徵是構造三級以上對數鏈ADC和三級以上對數鏈DAC ； 三級以上對數鏈ADC與兩級對數鏈ADC原理相同，只是將次級改作末級，而增加一個或數個與首級結構相同的中間級，如次級、第三級、第四級等； 三級以上對數鏈DAC與兩級對數鏈DAC原理相同，新增級與次級相同，包括電阻鏈、級電位開關和對應的縮減器組；多個新增級也是如此。
【文檔編號】H03M1/02GK103490778SQ201210185940
【公開日】2014年1月1日 申請日期:2012年5月30日 優先權日:2012年5月30日
【發明者】陳啟星 申請人:陳啟星