使用有界誤差向量幅度的峰均值功率比降低的製作方法

2023-05-09 16:30:31 2

專利名稱：使用有界誤差向量幅度的峰均值功率比降低的製作方法
技術領域：
本發明的實施例涉及集成電路裝置(「IC」)。更明確地說，本發明的實施例涉及用於針對IC使用有界誤差向量幅度來降低(包括但不限於最小化)OFDM和/或OFDMA系統的峰均值功率比的信號處理。
背景技術：
可編程邏輯裝置(「PLD」)是一類眾所周知的集成電路，其可經編程以執行指定邏輯功能。一類PLD(即，現場可編程門陣列(「FPGA」))通常包括可編程瓦片陣列。舉例來說，這些可編程瓦片可包括輸入/輸出塊(「Ι0Β」)、可配置邏輯塊(「CLB」)、專用隨機存取存儲器塊(「BRAM」)、乘法器、數位訊號處理塊(「DSP」)、處理器、時鐘管理器、延遲鎖定環路(「DLL」)等等。如本文中所使用，「包括」意味著不受限制地包括。每一可編程瓦片通常包括可編程互連和可編程邏輯兩者。可編程互連通常包括大量具有變動長度的互連線，其通過可編程互連點(「PIP」)互連。可編程邏輯使用可編程元件來實施用戶設計的邏輯，所述可編程元件可包括(例如)函數發生器、寄存器、算術邏輯寸寸。通常通過將配置數據流加載到內部配置存儲器單元中來編程可編程互連和可編程邏輯，所述配置數據流定義如何配置可編程元件。配置數據可從存儲器(例如，從外部 PR0M)讀取或由外部裝置寫入FPGA中。各個存儲器單元的集體狀態接著確定FPGA的功能。另一類PLD是複雜可編程邏輯裝置或CPLD。CPLD包括兩個或兩個以上「功能塊」， 其通過互連開關矩陣連接在一起並連接到輸入/輸出(「I/O」)資源。CPLD的每一功能塊包括二級AND/OR結構，其類似於可編程邏輯陣列(「PLA」)和可編程陣列邏輯(「PAL」) 裝置中所使用的那些結構。在CPLD中，配置數據通常以晶片上形式存儲於非易失性存儲器中。在一些CPLD中，配置數據以晶片上形式存儲於非易失性存儲器中，接著下載到易失性存儲器作為初始配置(編程)序列的部分。對於所有這些可編程邏輯裝置(「PLD」)，裝置的功能性由出於所述目的而提供給裝置的數據位控制。所述數據位可存儲在易失性存儲器(例如，靜態存儲器單元，如在FPGA 和一些CPLD中)中，存儲在非易失性存儲器(例如，快閃記憶體，如在一些CPLD中)中，或存儲在任何其它類型的存儲器單元中。其它PLD是通過應用處理層(例如金屬層)來編程的，所述處理層可編程地互連裝置上的各種元件。這些PLD稱為掩模可編程裝置。還可以其它方式來實施PLD，例如使用熔絲或反熔絲技術。術語「PLD」和「可編程邏輯裝置」包括但不限於這些示範性裝置，同樣涵蓋僅部分可編程的裝置。舉例來說，一類的PLD包括硬編碼電晶體邏輯與可編程開關結構的組合，所述可編程開關結構可編程地互連所述硬編碼電晶體邏輯。正交頻分多路復用(「OFDM」)和正交頻分多址(「0FDMA」)是用於寬帶通信的普遍調製技術。儘管OFDM和OFDMA具有頻譜效率且涉及針對頻率選擇性信道具有較低複雜性的解調器，但其往往會具有高峰均值功率比(「PAPR」)值，這會降低功率放大器效率。其他人已提議主動星座圖擴展(「ACE」)以實現PAPR降低。ACE程序改變符號位置。然而，ACE在發射器中引入星座圖誤差，其可能會違反誤差向量幅度(「EVM」)限制，所述限制例如由一些標準強加。這些標準包括第三代合作夥伴計劃-長期演進(「3GPP-LTE」)和電氣電子工程師協會("IEEE" )802. 16e( 「移動髓 ax」)。

發明內容
一個或一個以上方面大體上涉及集成電路裝置(「IC」)，且更明確地說，涉及針對 IC使用有界誤差向量幅度來降低OFDM和/或OFDMA系統的峰均值功率比。一方面可大體上涉及一種用於信號處理的方法。所述方法可包括執行ACE程序。 可識別在ACE迭代之後位於有界區外部的符號。可響應於誤差向量幅度目標來確定所述有界區。可將所識別的符號平移到所述有界區。在此方法中，可將所述符號移動到所述有界區的原點位置。在執行所述ACE程序之前，可獲得星座圖的符號，其中對所述星座圖的所述符號執行所述ACE程序。所述方法可進一步包括獲得所述星座圖的另一組符號，且對所述星座圖的所述另一組符號執行所述 ACE程序。所述星座圖可至少為四正交振幅調製(「4-QAM」)陣列。所述有界區可針對於所述星座圖的邊緣符號區。所述邊緣符號區可為所述星座圖的角落符號區。可將所述符號移動到所述有界區的邊沿。可將所述符號移動到所述有界區的內部中或移動到所述有界區的邊沿上。另一方面可大體上涉及一種用於使用誤差向量幅度的定界來降低峰均值功率比的方法。可獲得星座圖的第一經修整符號。可使用主動星座圖擴展程序來第一平移所述第一經修整符號的第一組。可響應於所述誤差向量幅度的閾值來設置有界區。可將保持位於所述有界區外部的所述第一經修整符號的第二組第二平移到所述有界區。可輸出所述第一經修整符號(包括所述第一經修整符號經第一平移的所述第一組和所述第一經修整符號經第二平移的所述第二組)以用於快速傅立葉逆變換處理。所述方法可進一步包括獲得所述星座圖的第二經修整符號；以及重複針對所述第二經修整符號的所述第一組進行所述第一平移、針對所述第二經修整符號的所述第二組進行所述第二平移，且輸出所述第二經修整符號(包括所述第二經修整符號經第一平移的第一組和所述第二經修整符號經第二平移的第二組)。可將所述第一經修整符號的所述第二組移動到有界區的原點位置。所述星座圖可至少為四正交振幅調製(「4-QAM」)陣列。 所述有界區可針對於所述星座圖的邊緣符號。所述邊緣符號可為所述星座圖的角落符號。 可將所述第一經修整符號的所述第二組移動到所述有界區的邊沿。可將所述第一經修整符號的所述第二組移動到所述有界區的內部中或移動到所述有界區的邊沿。又一方面可大體上涉及一種發射器，其包括星座圖點調整模塊。所述星座圖點調整模塊可經配置以執行星座圖點的第一組的ACE平移且將保持位於有界區外部的所述星座圖點的第二組平移到所述有界區。所述星座圖點調整模塊可經配置以僅調整所述星座圖點中位於所述星座圖的周邊處的那些星座圖點。所述有界區可經界定以用於將誤差向量幅度限制到閾值水平。所述發射器可經配置以用於從由正交頻分多路復用和正交頻分多址組成的群組中所選擇的調
4制。所述閾值水平可針對於從由3GPP-LTE和IEEE 802. 16e組成的群組中所選擇的標準。


附圖展示根據本發明的一個或一個以上方面的示範性實施例；然而，不應將附圖視為將本發明限於所展示的實施例，而是附圖僅用於解釋和理解的目的。圖1為描繪其中可實施本發明的一個或一個以上方面的柱狀現場可編程門陣列 (「FPGA」)架構的示範性實施例的簡化框圖；圖2為描繪具有主動星座圖擴展(「ACE」)調整器的現有技術的發射器的示範性實施例的框圖；圖3A和圖;3B為分別描繪具有峰值和經修整峰值的OFDM信號的波形的示範性實施例的信號圖；圖4為描繪具有用於產生有界域符號的改進型ACE調整器的發射器的示範性實施例的框圖；圖5A到圖5F為描繪用於四正交振幅調製(「4-QAM」)實施例的星座圖的相應示範性實施例的圖解圖；圖6為描繪用於16-QAM實施例的星座圖的示範性實施例的圖解圖；圖7為描繪信號處理流程的示範性實施例的流程圖。
具體實施例方式在以下描述中，陳述許多具體細節以提供對本發明具體實施例的較透徹描述。然而，所屬領域的技術人員應容易明白，可在沒有以下給出的所有具體細節的情況下實踐本發明。在其它例子中，尚未詳細描述眾所周知的特徵以免混淆本發明。為了易於說明，在不同圖式中使用相同數字標籤來指代相同項目；然而，在替代實施例中，項目可為不同的。如上文所提及，高級FPGA可在陣列中包括若干不同類型的可編程邏輯塊。舉例來說，圖1說明FPGA架構100，其包括大量不同可編程瓦片，其中包括多千兆位收發器 (「MGT」)101、可配置邏輯塊(「CLB」)102、隨機存取存儲器塊(「BRAM」)103、輸入/輸出塊(「Ι0Β」)104、配置與計時邏輯(「C0NFIG/CL0CK」)105、數位訊號處理塊(「DSP」)106、 專門輸入/輸出塊(「1/0」)107(例如，配置埠和時鐘埠 )以及其它可編程邏輯108， 例如數字時鐘管理器、模/數轉換器、系統監視邏輯等等。一些FPGA還包括專用處理器塊 ("PROC")IlOo在一些FPGA中，每一可編程瓦片包括可編程互連元件(「INT」)111，其具有去往和來自每一鄰近瓦片中的對應互連元件的標準化連接。因此，所採用的可編程互連元件共同實施用於所說明FPGA的可編程互連結構。可編程互連元件111還包括去往和來自同一瓦片內的可編程邏輯元件的連接，如圖1頂部所包括的實例所展示。舉例來說，CLB 102可包括可經編程以實施用戶邏輯的可配置邏輯元件 (「CLE」)112加上單個可編程互連元件(「INT」)111。除了一個或一個以上可編程互連元件之外，BRAM 103還可包括BRAM邏輯元件(「BRL」)113。通常，瓦片中所包括的互連元件的數目取決於瓦片的高度。在所圖示的實施例中，BRAM瓦片具有與五個CLB相同的高度， 但還可使用其它數目(例如，四個)。除了適當數目的可編程互連元件之外，DSP瓦片106還可包括DSP邏輯元件(「DSPL」)114。舉例來說，除了可編程互連元件111的一個實例之外，IOB 104還可包括輸入/輸出邏輯元件(「I0L」)115的兩個實例。如所屬領域的技術人員將明白，舉例來說，連接到I/O邏輯元件115的實際I/O墊通常不局限於輸入/輸出邏輯元件115的區域。在所圖示的實施例中，在裸片(圖1中所示)中心附近的柱狀區域用於配置、時鐘和其它控制邏輯。從此列延伸的水平區域109用以跨越FPGA的寬度分布時鐘和配置信號。利用圖1中所說明的架構的一些FPGA包括中斷組成FPGA的大部分的規則柱狀結構的額外邏輯塊。額外邏輯塊可為可編程塊和/或專用邏輯。舉例來說，處理器塊110橫越若干CLB和BRAM列。請注意，圖1既定僅說明示範性FPGA架構。舉例來說，一列中的邏輯塊的數目、列的相對寬度、列的數目和次序、列中所包括的邏輯塊的類型、邏輯塊的相對大小以及圖1頂部所包括的互連/邏輯實施方案純粹為示範性的。舉例來說，在實際FPGA中，在CLB出現的任何地方通常包括一個以上鄰近的CLB列，以促進用戶邏輯的有效實施，但鄰近CLB列的數目隨FPGA的整體大小而變化。圖2為描繪現有技術的發射器200的示範性實施例的框圖。由於發射器200為已知，所以出於清楚起見而不提供對發射器200的過度詳細描述。發射器200可用於OFDM/ OFDMA信號，所述0FDM/0FDMA信號在下文中統稱為OFDM信號。OFDM信號在其波形中具有峰值，如圖3A的波形300A中所說明性展示。圖3A為描繪具有峰值301A的波形300A的示範性實施例的信號圖。圖:3B為描繪在將峰值301A進行修整之後的波形300A(即，具有峰值301B的波形300B)的示範性實施例的信號圖。同時參看圖2、圖3A和圖:3B，進一步描述發射器200。儘管降低峰值可採取除了修整之外的其它已知形式，但應假設出於藉助於實例以實現清楚而非限制目的來針對峰值降低使用修整。可使用的峰值降低的其它實例包括「音調保留」。可使用ACE程序，而並非僅僅修整峰值且使發射器200和接收器(此處出於清楚起見而未展示或描述)的其它塊處理誤差。應了解，修整波形可能會在頻譜域中引入失真， 其違反頻譜掩模且引入鄰近信道幹擾。儘管可通過引入額外符號來將一些子載波專用於 PAPR降低，即保留音調，但為了降低PAPR，音調保留用盡信號帶寬且可能不順應一些標準。 ACE程序不使用任何額外傳輸帶寬且可在不必改變已知標準的情況下實施，所述已知標準中的一些標準先前已在本文中提及。星座圖輸入202(其在此實例中為四正交振幅調製(「4-QAM」)星座圖)分別經由子載波201提供到快速傅立葉逆變換塊(「IFFT」)203以用於產生時域樣本204。時域樣本204可提供到修整器205。由修整器205按用戶指定的閾值(例如上閾值308和下閾值 309)來修整時域波形(例如，圖3A中說明性展示的波形)以產生經修整波形，例如圖:3B中說明性展示的波形。然而，如先前所描述，修整可能會引入失真。在頻域中，所述失真可能會可觀測為星座圖中移動遠離其相應原點位置的符號或點。因此，從修整器205輸出的經修整的時域樣本207可提供到快速傅立葉變換塊(「FFT」)206以用於提供經修整的頻域符號208。應了解，經修整的頻域符號208已移動遠離其原點位置，這大體上指示為與星座圖輸入202相比在經修整的頻域信號208中較為散布的點或符號。
經修整的頻域符號208可提供到ACE調整器209以降低星座圖誤差，所述星座圖誤差可能相對較高且可能會增加EVM。ACE調整器209經配置以執行ACE迭代。ACE迭代在選擇性基礎上將符號移動回到其原始位置以產生有界域符號210。那些使符號距離最小的符號被移動回到其原始位置，且那些增加符號距離的符號被保持或者不被選擇來進行重新定位。多路復用器211可用於在對IFFT 203的輸入202與210之間進行選擇。ACE調整器209所進行的ACE迭代可相對於針對所述迭代以頻域表示所輸入到 ACE調整器209的那些峰值在時域樣本中造成不同峰值。因此，可使相同的ACE程序重複多次。根據以下描述，應了解，如本文所描述的EVM定界可應用於任何ACE迭代技術來限制 EVM。圖4為描繪發射器400的示範性實施例的框圖。圖4的發射器400類似於圖2的發射器200，不同之處只是ACE調整器209用「改進型ACE」調整器(即，星座圖點調整模塊)410來替換以用於產生有界域符號408。同時參看圖4和圖5A到圖5E的圖解圖所描繪的相應示範性實施例來描述「改進型ACE」調整器410的操作。參看圖5A，星座圖500(例如，經修整的頻域符號208的星座圖)輸入到改進型ACE 調整器410。在此實例中，說明性展示4-QAM星座圖，但應了解，可使用大於四的QAM大小。 如已知，QAM符號位於針對複數以分別由實數軸501和虛數軸502界定的星座圖的四個象限I到IV中的一者中。對於改進型ACE算法的ACE部分，將針對一象限中比原點504較靠近軸501和軸 502中至少一者的點或符號503移動或平移到原點504。說明性展示參考線505和506以較清楚地識別待由ACE迭代平移的那些點503，所述參考線從原點504發出並且分別平行於軸501和軸502。參看圖5B，展示描繪星座圖510B的示範性實施例的圖解圖，星座圖510B為在改進型ACE算法的ACE部分或迭代之後的圖5A的星座圖500。點507和508以及位於原點504 上的任何符號或點不受改進型ACE算法的ACE部分所影響。點507位於由軸505和506針對每一象限I到IV定界的區中，且因此不位於軸之間，例如軸506與502之間或軸505與 501之間。點507和508可位於軸505或506上。對於星座圖510B，定界周邊511可在每一象限I到IV中根據原點504的半徑來界定。定界周邊511可響應於EVM閾值水平來確定。然而，在完成改進型ACE算法的ACE部分之後，軸501與參考線505之間或軸502與參考線506之間的點或符號或其組合將已被平移，且因此每一定界周邊511的大體上由虛線識別的部分不受關注。因此，對於每一象限，由參考線505和506以及定界周邊511的所述虛線部分界定的區或區域不被使用。而是使用弧512，其在此實例中對於星座圖的角落符號為π/4弧長度，其在每一象限I到IV中從參考線505往參考線506且從原點504徑向延伸的周邊511的部分。因此，對於每一象限I到IV，弧長度512以及參考線505和506界定有界區或區域520。區520 可用以描繪哪些點應由改進型ACE調整器410所執行的改進型ACE迭代平移，以將EVM定界到閾值以及哪些點不被平移。因此，舉例來說，在區520外部的點507應被平移以降低與星座圖510C和510D相關聯的EVM，且在區520內部的點508不被平移。應理解，在區520 外部的點的相關效應可使EVM增加超出閾值水平。在圖5Β的示範性實施例中，點507均被平移到分別與所述點507所位於的象限相關聯的原點504，如大體上由帶箭頭的曲線指示。點507未必需要平移到相應原點504來使EVM降低到閾值水平內。舉例來說，在圖5C中，說明性展示描繪星座圖510C的示範性實施例的圖解圖。星座圖510C為圖5B的星座圖510B，不同之處只是點507被平移到有界區 520的邊沿上，例如平移到弧長度512上，所述弧長度分別與所述點507所位於的象限相關聯，如大體上由帶箭頭的曲線指示。此外，點507可替代地平移或移動到位於有界區520的周邊內的位置，如由圖5D 中描繪星座圖510D的示範性實施例的圖解圖說明性展示。在圖5D中，星座圖510D(其為圖5B的星座圖510B)預期描繪為點507被平移到分別與所述點507相關聯的象限I到IV 內的有界區520內部，如大體上由帶箭頭的曲線指示。因此，參看圖5B到圖5D應了解，在改進型ACE算法的改進型ACE部分之後，位於有界區520外部的點可被移動到有界區520的原點504、有界區520的邊沿或周邊或者有界區520內部或其組合。然而，出於藉助於實例以實現清楚而非限制的目的，應假設點507 被移動到與所述點507相關聯的相應象限的原點504，如圖5B和圖5E的星座圖中說明性展
7J\ ο在圖5E中，星座圖525經說明性展示為使與象限I到IV相關聯的所有點或符號平移到有界區，即有界區520。因此，星座圖525為在將點507平移到原點504之後的圖5B 的星座圖510B。對於此示範性實施例，點503和507在以逐個象限基礎上被平移到相應的原點504。在圖5F中，星座圖530經說明性展示為使與象限I到IV相關聯的所有點或符號平移到有界區520。因此，星座圖530為在逐個象限基礎上將點507平移到位於有界區520 內或位於有界區520的邊界上的點之後的圖5B的星座圖510B。在圖6中，說明性展示描繪星座圖600的示範性實施例的圖解圖。出於藉助於實例以實現清楚而非限制目的，圖6中未說明性展示點或符號的散布。圖6說明性展示針對16-QAM實施例的有界區520和620。有界區520與位於星座圖600的周邊處的角落符號631到634相關聯，如先前參看圖5A到圖5E的4-QAM實施例所描述。然而，有界區620與星座圖610的其它周邊位置(S卩，邊緣符號641到644和651 到654)相關聯。內部符號621到6 未由圖4的改進型ACE調整器410更改。垂直邊緣符號641 到644具有由參考線506 (平行於軸502)與弧片段或長度612的相交點界定的有界區620。 用於垂直有界區620的弧612從參考線506延伸並延伸到參考線506，且從原點504徑向發射。因此，垂直邊緣符號641到644具有半圓或π/2弧。象限I和III中的垂直有界區 620的弧612相對於軸501在正方向上從參考線506延伸。象限II和IV中的垂直有界區 620的弧612相對於軸501在負方向上從參考線506延伸。水平邊緣符號651到6Μ具有由軸505 (平行於軸501)與弧612的相交點界定的有界區620。用於水平有界區620的弧612從參考線505延伸並延伸到參考線505，且從原點504徑向發射。因此，水平邊緣符號651到肪4具有半圓或π/2弧。象限I和II中的水平有界區620的弧612相對於軸502在正方向上從參考線505延伸。象限III和IV中的水平有界區620的弧612相對於軸502在負方向上從參考線505延伸。重新參看圖4，應了解，可通過將有界域符號408作為子載波201反饋以供輸入到IFFT 203進行後續迭代來引入新峰值。因此，可存在一個以上迭代循環用於降低峰值，以獲得出於PAPR目的滿足峰值閾值並且還滿足EVM閾值的輸出。儘管將峰值展示為僅在圖 3B的波形300A上的正側上得到修整(即，圖:3B的經修整波形300B)，但應了解，可針對正振幅和負振幅中的任一者或兩者來發生修整。因此，正閾值和負閾值兩者均可用於修整。圖7為描繪信號處理流程700的示範性實施例的流程圖。在701處，獲得經修整的頻域符號。在702處，移動或平移可使用ACE迭代來移動在701處獲得的符號中的任何符號。在703處，可應用用於EVM目標或響應於EVM目標的有界區以確定哪些符號(如果存在的話)在702處執行ACE迭代之後保持在703處所確定的所述有界區外部。如果任何此類符號位於703處所確定的所述有界區外部，那麼可將如先前在本文中描述的所述符號移動到所述有界區。在704處，可確定是否應執行另一迭代。此確定可基於是否已形成出於PAPR目的而需要修整的其它峰值，且因此可能存在位於將不被ACE迭代進行尋址的有界區外部的其它符號。然而，相對於在704處確定是否執行另一迭代來說，應理解可實施設定數目的迭代，其中所述數目已知為在所述設定數目的迭代內解決PAI3R和EVM問題。舉例來說，對於一些應用來說，一個、兩個或三個迭代可為足夠的。在已完成所有迭代之後，可在705處發布最終迭代的經IFFT轉換為時域樣本的經改進型ACE調整的頻域符號以供傳輸。儘管圖4中未說明性展示用於存儲時域樣本以供輸出的存儲陣列，但應理解，控制電路和用於存儲時域樣本以供傳輸的陣列為已知的，且因此本文中出於清楚起見而未以任何不必要細節進行描述。儘管前文描述了根據本發明的一個或一個以上方面的示範性實施例，但可在不脫離本發明的範圍的情況下構想出根據本發明的所述一個或一個以上方面的其它和另外實施例，本發明的範圍由所附權利要求書及其等效物確定。權利要求列舉步驟並不暗示著所述步驟的任何次序。商標是其相應擁有者的財產。
權利要求
1.一種用於信號處理的方法，其特徵在於，包含 執行主動星座圖擴展(「ACE」)程序；識別在所述ACE程序之後位於有界區外部的符號，其中響應於誤差向量幅度目標來確定所述有界區；以及將所識別的符號平移到所述有界區。
2.如權利要求1所述的方法，其特徵在於，將所述符號移動到所述有界區的原點位置。
3.如權利要求1或2所述的方法，其特徵在於，進一步包含在執行所述ACE程序之前，獲得星座圖的所述符號，其中對所述星座圖的所述符號執行所述ACE程序。
4.如權利要求1到3中任一權利要求所述的方法，其特徵在於，進一步包含 獲得所述星座圖的另一組符號；以及對所述星座圖的所述另一組符號執行所述ACE程序。
5.如權利要求3或4所述的方法，其特徵在於，所述星座圖至少為四正交振幅調製 (「4-QAM」)陣列。
6.如權利要求1到5中任一權利要求所述的方法，其特徵在於，所述有界區是針對於所述星座圖的邊緣符號區。
7.如權利要求6所述的方法，其特徵在於，所述邊緣符號區為所述星座圖的角落符號區。
8.如權利要求1到7中任一權利要求所述的方法，其特徵在於，將所述符號移動到所述有界區的邊沿。
9.如權利要求1到7中任一權利要求所述的方法，其特徵在於，將所述符號移動到所述有界區的內部中或移動到所述有界區的邊沿上。
10.一種發射器，其特徵在於，包含星座圖點調整模塊，其中所述星座圖點調整模塊經配置以 執行星座圖的第一組星座圖點的ACE平移；以及將保持位於定界域外部的所述星座圖的第二組星座圖點平移到所述有界區。
11.如權利要求10所述的發射器，其特徵在於，所述星座圖點調整模塊經配置以僅調整所述星座圖點中位於所述星座圖的周邊處的那些星座圖點。
12.如權利要求10或11所述的發射器，其特徵在於，所述有界區經界定以用於將誤差向量幅度限制到閾值水平。
13.如權利要求10到12中任一權利要求所述的發射器，其特徵在於，所述發射器經配置以用於從由正交頻分多路復用和正交頻分多址組成的群組中所選擇的調製。
14.如權利要求12或13所述的發射器，其特徵在於所述閾值水平是針對於從由3GPP-LTE和IEEE 802. 16e組成的群組中所選擇的標準。
全文摘要
本發明描述用於進行信號處理以針對集成電路(100)使用有界誤差向量幅度來最小化正交頻分多路復用(「OFDM」)或正交頻分多址(「OFDMA」)信號的峰均值功率比的方法和設備。執行主動星座圖擴展(「ACE」)迭代。識別在所述ACE迭代之後位於有界區(520、620)外部的符號。響應於誤差向量幅度目標來確定所述有界區(520、620)。將所識別的符號平移到所述有界區(520、620)。
文檔編號H04L27/34GK102439933SQ201080018623
公開日2012年5月2日 申請日期2010年4月22日 優先權日2009年4月27日
發明者克裡斯多夫·H·迪克, 瑞哈溫達·M·瑞歐 申請人:吉林克斯公司