基準源啟動電路的製作方法
2023-04-29 20:15:06 3
專利名稱：基準源啟動電路的製作方法
技術領域：
本發明涉及基準源啟動電路，更具體地說，涉及一種帶有窄脈衝零功耗的基準源啟動電路。
背景技術：
隨著集成電路工藝和設計水平的發展，基準廣泛的運用於模擬電路中，如
LD0、 ADC/DAC等。它是整個晶片的動力之源，也是晶片能夠工作的前提。因此基準源電路的啟動電路尤為重要，在電源上的電或者使能信號轉變時，它能夠快速的啟動基準源電路，並為晶片供電。
如圖1所示的電路經常用於基準源電路的啟動電路，其中，M0S管Ml 、 M2、M3、 M4串接，其導通電阻會比較大。當啟動時，Ml、 M2、 M3、 M4管導通，M6、M7管處於關斷狀態，電流流到節點Node2， Node2電位被拉高，然後NM0S管M5導通，將V1電位拉低，從而啟動基準源的內部電路。當基準源電路啟動後，基準電壓Vref為高電平，M6管導通，Node2的電位被拉低，M5管處於關斷狀態，電路啟動完畢。
但是這種結構存在兩個不足之處 一方面，電路啟動後，由於啟動電路的Node2的電位是低電平，啟動電路將一直有電流消耗，這在一些低功耗電路的場合是很難適用的，而現在大多數的基準源啟動電路都有相似的原理，且都要一直消耗功耗；另一方面，在低電壓下Node2的電位並不能在啟動時拉的很高，醒0S管M5工作在亞閾值區，VI的電位不能被拉的很低，這影響基準源電路的啟動速度，甚至會產生振蕩。
發明內容
本發明要解決的技術問題在於，針對現有技術的上述啟動基準源電路額外消耗功耗以及基準源電路啟動速度的缺陷，提供一種基準源啟動電路。本發明解決其技術問題所採用的技術方案是
一種基準源啟動電路，其特徵在於，包括循環控制電路、控制電路，以及分別提供鏡像電流給循環控制電路和控制電路的電流鏡電路，使所述循環控制電路輸出端電位被拉低進而啟動基準源電路，以及使所述控制電路電位被鏡像電流拉高進而使所述電流鏡電路在基準源電路啟動後關斷。
在本發明所述的基準源啟動電路中，所述電流鏡電路包括電流鏡PM0S管
Ml、 M2，所述電流鏡PM0S管M1、 M2的柵極與所述控制電路相連，源極同時接電源，所述PM0S管Ml的漏極接所述循環控制電路輸入端，所述PM0S管M2的漏極與所述控制電路相連。
在本發明所述的基準源啟動電路中，所述控制電路包括電容器Cl，所述電容器C1一端接地，另一端與所述電流鏡電路相連。
在本發明所述的基準源啟動電路中，所述基準源啟動電路還包括脈衝生成電路，所述脈衝生成電路提供窄脈衝信號到控制電路，進而使電流鏡電路重新導通。
在本發明所述的基準源啟動電路中，所述脈衝生成電路包括脈衝生成器和麗0S管M6，所述脈衝生成器的一端與使能信號連接，另一端與所述麗0S管M6的柵極連接，所述麗0S管M6的柵極連接所述脈衝生成器的輸出端，源極接地，漏極接所述控制電路。
在本發明所述的基準源啟動電路中，所述循環控制電路包括NM0S管M3、M4、 M5，所述麗0S管M3、 M4、 M5的源極接地，所述麗OS管M3的柵極連接基準源電路的基準電壓，漏極接所述電流鏡電路輸出端，所述NM0S管M4的柵極連接使能信號的反向信號，漏極接所述電流鏡電路輸出端，所述腿OS管M5的柵極連接所述電流鏡電路輸出端，漏極與基準源電路連接。
實施本發明的基準源啟動電路，具有以下有益效果在基準源電路啟動以後，所述控制電路電位被鏡像電流拉高進而使所述電流鏡電路關斷，所以該基準源啟動電路幾乎沒有功耗損失。另外，本發明針對基準源啟動電路的啟動速度問題，在上述結構中增加了一個脈衝生成電路，由脈衝生成電路提供窄脈衝
4信號到控制電路，進而使所述電流鏡電路重新導通，加快基準源電路的啟動速度並防止振蕩。
下面將結合附圖及實施例對本發明作進一步說明，附圖中圖1是傳統的基準源啟動電路的原理圖2是本發明零功耗的基準源啟動電路一個實施例的電路原理圖3是本發明帶有窄脈衝零功耗的基準源啟動電路的實施例的電路原理圖。
具體實施方式
.
對於傳統的基準源啟動電路，當啟動電路把基準啟動起來後仍然消耗功耗，而在一些要求低靜態功耗的電路，傳統的啟動電路就具有局限性，因此需
要一種低功耗的基準源啟動電路。如圖2所示，按照本發明提供的基準源啟動電路包括循環控制電路l、電流鏡電路2及控制電路3。電流鏡電路2接入電源VDD而導通，提供鏡像電流到循環控制電路1和控制電路3;控制電路3接收鏡像電流而拉高電位，使電流鏡電路2在基準源電路啟動後關斷；而循環控制電路1接收鏡像電流而拉低輸出端V1電位，進而啟動基準源電路。其中，電流鏡電路2包括電流鏡PM0S管M1、M2，電流鏡PM0S管M1、M2的柵極與Nodel相連，源極同時接電源VDD， PM0S管Ml的漏極接Node2， PM0S管M2的漏極接Nodel;控制電路包括電容C1，電容Cl分別與Nodel、地相連；循環控制電路1包括麗0S管M3、 M4、 M5，麗0S管M3、 M4、 M5的源極接地，NMOS管M3的柵極連接基準源的基準電壓Vref ，漏極接Node2，麗0S管M4的柵極連接Enable的反向信號Enable-,漏極Node2，麗0S管M5的柵極接Node2，漏極與基準內部V1連接。
當基準源啟動電路啟動時，電流鏡電路2的電流鏡PM0S管Ml、 M2的源極接電源VDD， Nodel、 Node2的電位是低電位，此時PM0S管M1、 M2導通，麗0S管M3、 M4、 M5處於關斷狀態。電流鏡電路2的鏡像電流分別流到節點Nodel、Node2， Node2電位被拉高，然後麗0S管M5導通，將V1的電位拉低，從而啟動基準源的內部電路。當基準源啟動電路啟動後，Nodel電位被控制電路3的電容C1拉高，因而M1、 M2管都處於關斷狀態，也就是說基準源啟動電路啟動後不會消耗功耗。基準源電路啟動之後，基準電壓Vref為高電平，所以M3管導通，Node2的電位被拉低，M5管處於關斷狀態，電路啟動完畢。在上述基準源啟動電路中，可以通過適當的調節M1、 M2管與C1電容的值來控制電路的啟動時間。
從圖2的工作原理可知，Nodel的電位決定著啟動電路，當Nodel的電位高時，PM0S管M1關斷，啟動電路停止工作，並且功耗近似為零。在啟動過程中，Nodel的電位隨之上升，最終將M1管關斷。但是在電路是Disable信號時，Nodel的電位仍然處於高電位，Ml管還是處於關斷狀態。當Enable信號來時，啟動電路依然是原始狀態，並不能起到啟動基準源電路的作用。換言之，該電路對Enable從0轉變1時沒有作用，基準源只能靠麗0S管Ml的漏電來啟動電路，因此Enable信號時很難啟動基準源電路。
如圖3所示，為了解決上述Enable信號啟動的問題，在圖2的結構上增加了一個脈衝生成電路4，用來提供窄脈衝信號到控制電路3，進而使電流鏡電路2重新導通。脈衝生成電路4包括脈衝生成器(Pulse Generator)、麗0S管M6。脈衝生成器的一端與Enable信號連接，另一端與麗0S管M6的柵極連接，所述醒0S管M6的柵極連接脈衝生成器的輸出端Node3，源極接地，漏極接Nodel。
脈衝生成電路4利用Enable信號，通過脈衝生成器產生一窄脈衝提供到節點Nodel，並對控制電路3的電容Cl放電，然後Nodel的電位被拉低，PM0S管M1導通，將Node2的電位拉高，麗0S管M5導通，VI電位被拉低，重新使啟動電路工作起來。具體工作原理如下
1) 窄脈衝的形成在電路穩定狀態，Node3節點的電位處於低電平，M6管關斷，不影響啟動電路。當Enable信號來時，通過脈衝生成器產生一高電平窄脈衝，使M6管導通。
2) 電路快速啟動
6a) 在啟動時，沒有窄脈衝的情況下也是可以啟動的。在VDD上電時，Nodel 開始電位為0，電流鏡PM0S管M1、 M2導通，電流流到節點Node2， Node2的 電位上升，麗0S管M5導通，啟動基準源電路。但是由於Nodel的電位在啟動 過程中電位緩慢上升，影響了Node2的電位上升，這容易使系統在啟動過程中 產生振蕩。當利用窄脈衝時，可以抑制節點Nodel—段時間的電位上升，並且 可以快速地將Node2的電位抬高，啟動速度加快，保證系統啟動穩定。
b) Enable信號從0轉變到1時，由於Nodel的電位始終是高電平，NM0S 管M1， M2關斷，電路無法啟動，利用窄脈衝將Nodel的電位拉低，PM0S管Ml 導通，將Node2的電位拉高，麗0S管M5導通，VI電位被拉低，啟動電路重新 工作，啟動基準源電路。
在Enabled時，反向信號Enable-=1， Node2電位為低，M5管關斷，不 影響基準源電路，且Nodel電位在啟動後一直處於高電位，Ml、 M2管關斷， 因此啟動電路在Enable^時不消耗功耗；同理，Enable=l時，電路正常工作 狀態，Nodel電位為高電位，基準電壓Vref為高電平，M3管導通，Node2電 位被M3管拉低，同樣沒有功耗損失。在Enable信號從0到1轉變時，脈衝生 成電路4生成一窄脈衝，Nodel將有一窄脈衝寬度的低電平，瞬間M1的漏電 流比較大，可將Node2電位拉的很高，使M5管進入深線形區，加快基準源電 路的啟動速度，以防止振蕩。
從上面的分析可知，本發明的電路包括兩個方面 一方面設計了一款低功 耗的啟動電路，在電路啟動後，啟動電路功耗為零；另一方面在結構上增加了 窄脈衝生成器，利用窄脈衝輔助啟動電路能夠更快的使基準源電路啟動，抑制 由於啟動電路的不穩而引起系統的振蕩，並且解決了 Enable信號啟動電路的 問題。
權利要求
1、一種基準源啟動電路，其特徵在於，包括循環控制電路(1)、控制電路(3)，以及分別提供鏡像電流給循環控制電路(1)和控制電路(3)的電流鏡電路(2)，使所述循環控制電路(1)輸出端電位(V1)被拉低進而啟動基準源電路，以及使所述控制電路(3)電位被鏡像電流拉高進而使所述電流鏡電路(2)在基準源電路啟動後關斷。
2、 根據權利要求l所述的基準源啟動電路，其特徵在於，所述電流鏡電 路(2)包括電流鏡PM0S管M1、 M2，所述電流鏡PMOS管M1、 M2的柵極與所述 控制電路(3)相連，源極同時接電源(VDD)，所述PM0S管M1的漏極接所述循環 控制電路(l)輸入端，所述PM0S管M2的漏極與所述控制電路(3)相連。
3、 根據權利要求1所述的基準源啟動電路，其特徵在於，所述控制電路(3) 包括電容器C1，所述電容器C1一端接地，另一端與所述電流鏡電路(2)相 連。
4、 根據權利要求1至3任一所述的基準源啟動電路，其特徵在於，所述 基準源啟動電路還包括脈衝生成電路(4)，所述脈衝生成電路(4)提供窄脈衝信 號到控制電路(3)，進而使電流鏡電路(2)重新導通。
5、 根據權利要求4所述的基準源啟動電路，其特徵在於，所述脈衝生成 電路(4)包括脈衝生成器和麗0S管M6，所述脈衝生成器的一端與使能信號連 接，另一端與所述麗0S管M6的柵極連接，所述腿0S管M6的柵極連接所述脈 衝生成器的輸出端，源極接地，漏極接所述控制電路(3)。
6、 根據權利要求1到5中任一項所述的基準源啟動電路，其特徵在於， 所述循環控制電路(1)包括麗0S管M3、 M4、 M5，所述麗OS管M3、 M4、 M5的 源極接地，所述麗0S管M3的柵極連接基準源電路的基準電壓(Vref)，漏極接 所述電流鏡電路(2)輸出端，所述麗0S管M4的柵極連接使能信號的反向信號， 漏極接所述電流鏡電路(2)輸出端，所述NMOS管M5的柵極連接所述電流鏡電 路(2)輸出端，漏極與基準源電路連接。
全文摘要
本發明涉及基準源啟動電路，為解決啟動基準源電路額外消耗功耗以及基準源電路啟動速度慢的問題，提供一種基準源啟動電路，包括循環控制電路(1)、控制電路(3)，以及分別提供鏡像電流給循環控制電路(1)和控制電路(3)的電流鏡電路(2)。本發明的基準源啟動電路還包括提供窄脈衝信號到控制電路(3)的脈衝生成電路(4)，進而使電流鏡電路(2)重新導通。實施本發明的電路，一方面有很低的功耗，在電路啟動後功耗為零；另一方面利用窄脈衝生成器輔助啟動電路，能加速基準源電路啟動，抑制由於啟動電路的不穩而引起系統的振蕩，並且解決了Enable信號啟動電路的問題。
文檔編號G05F3/26GK101482761SQ200810065029
公開日2009年7月15日 申請日期2008年1月9日 優先權日2008年1月9日
發明者汪明亮, 譚潤欽, 谷文浩 申請人:輝芒微電子(深圳)有限公司