一種應變矽nmos器件的製造方法
2023-05-07 23:57:11
專利名稱：一種應變矽nmos器件的製造方法
技術領域：
本發明涉及一種集成電路工藝製造技術，尤其涉及一種提高NMOS器件性能的應變矽NMOS器件的製造方法。
背景技術：
近年來，電子消費品、通訊業的爆炸式發展使得高速、低功耗的處理器晶片在市場上有著極為廣大的需求，進一步提升電晶體的工作速度成為當務之急。直到最近為止，提高MOS器件速度的方法都在於減小溝道長度以及柵介質層的厚度，然而在小於IOOnm的溝道長度情況下，器件進一步縮小受到了物理極限以及設備成本的限制。隨著工藝逐步進入 90nm、65nm甚至是45nm時代，柵氧厚度和柵極長度的減小趨勢都已經逐步放緩。這是因為，如果柵氧厚度進一步變短、變薄，即使柵上並未施加電壓，也將會有更多洩漏電流通過柵極；而且，對於晶片製造廠商來說，不斷減小電晶體面積也使得設備成本逐漸攀升，難以接受。隨著矽器件的尺寸縮小面對越來越多成本和技術的挑戰，微電子工業界開始尋找其他方式以繼續提高CMOS器件性能。其中，提升載流子遷移率被視為提高器件工作速度最佳的替代方案之一。應變矽是一種通過多種不同的物理方法拉伸或是壓縮矽晶格來達到提高MOS電晶體載流子遷移率以至提高電晶體性能而不用減小電晶體面積的技術，以提高溝道中電荷載流子的遷移率(NM0S中的電子和PMOS中的空穴)，這種方法的附加收益是可以降低源/漏的串聯電阻。壓縮應變產生於PMOS電晶體，通常應用外延生長SiGe源/漏與/ 或在柵上使用一個壓縮應變氮化物層。NMOS電晶體中使用了應力記憶技術(SMTAtress Memorization Technique)0現有技術中利用應變矽改善MOS電晶體性能，通常採用離子注入的方法，將碳注入到半導體襯底的源漏區中，然後經過1000°c以上的高溫退火，使之變成碳化矽(SiC)JI 化矽在所述半導體襯底中產生應力作用。然而，利用離子注入將碳注入量不易控制，且高溫退火工藝對半導體器件會產生不良的影響，降低半導體器件的性能。此外，常見的應力改善MOS電晶體還包括應力記憶技術，所述應力記憶技術主要增加了三步工藝步驟1、澱積氮化矽材質的應力層薄膜頂蓋層(capping layer)引入應力；2、高溫快速退火(Spike)將應力記憶在器件中；3刻蝕去除應力層薄膜。該技術將會對 NMOS器件和PMOS器件增加垂直溝道平面方向的拉伸應力以及溝道平行方向的壓縮應力。 這種SMT引入壓縮應力在提高NMOS遷移率的同時，卻會降低PMOS的遷移率，進而降低了 PMOS的性能。為了降低SMT對PMOS的影響，需要增加退火或是紫外線照射修復(UV Cure) 的步驟，這不但增加了一次高溫熱過程，同時使工藝更加複雜，製造成本增加。
發明內容
本發明的目的是提供了一種應變矽NMOS器件的製造方法，以提高NMOS器件性能， 降低了製造成本，同時有利於NMOS器件的散熱，降低功耗。
為解決上述問題，本發明提供一種應變矽NMOS器件的製造方法，其特徵在於，包括提供一半導體基底，所述半導體基底上具有柵極；在所述柵極側壁上形成邊牆，以保護所述柵極；在所述柵極兩側的半導體基底中刻蝕形成源極凹槽和漏極凹槽；沉積摻碳氧化矽直至填充所述源極凹槽和漏極凹槽；去除所述源極凹槽和漏極凹槽外的摻碳氧化矽；在所述半導體基底和所述柵極上沉積應力層。進一步的，所述摻碳氧化矽採用離子增強化學氣相沉積工藝沉積形成。進一步的，沉積所述摻碳氧化矽的工藝溫度是300°C 400°C，反應氣體為矽烷， 甲烷和氧氣。進一步的，所述應力層的材質為氮化矽。進一步的，所述應力層採用離子增強化學氣相沉積工藝生成。進一步的，形成所述應力層的工藝溫度是250°C 400°C，反應氣體為矽烷和氨氣。進一步的，所述應力層的厚度為30nm 70nm。進一步的，所述應力層具有張應力，所述張應力大於1. 2GPa。進一步的，去除所述源極凹槽和漏極凹槽外的摻碳氧化矽採用RIE幹法刻蝕去除。進一步的，源極凹槽和漏極凹槽深度為500nm 550nm。相比於現有技術，本發明在應變NMOS器件的製造過程中採用摻碳氧化矽填充形成源極凹槽和漏極凹槽，以形成柵極和漏極，由於摻碳氧化矽的晶格常數小於矽，能夠在 NMOS器件的溝道中引入張應力；同時製造過程中還在所述半導體基底和所述柵極上覆蓋一層具有高張應力的應力層。上述兩種應變矽方法相結合，可以進一步提高NMOS電子的遷移率，改善NMOS器件性能，相比現有技術減少了一次高溫熱過程，簡化了製造工藝，降低了器件製造成本，有利於器件的散熱，降低功耗，同時避免了 SMT技術中在提高NMOS器件遷移率的同時會降低PMOS的遷移率，保護PMOS的性能。
圖1為本發明一實施例中應變矽NMOS器件的製造方法的流程示意圖。圖2 7為本發明一實施例中應變矽NMOS器件的製造過程中的結構示意圖。
具體實施例方式為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明並不局限於該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護範圍內。其次，本發明利用示意圖進行了詳細的表述，在詳述本發明實例時，為了便於說明，示意圖不依照一般比例局部放大，不應以此作為對本發明的限定。圖1為本發明一實施例中應變矽NMOS器件的製造方法的流程示意圖。圖2 7 為本發明一實施例中應變矽NMOS器件的製造過程中的結構示意圖。請參考圖1及圖2 圖7，本發明提供一種應變矽NMOS器件的製造方法包括以下步驟步驟SOl 如圖2所示，提供一半導體基底100，所述半導體基底100上具有柵極102 ；所述半導體基底100的材料為單晶矽、多晶矽或非晶矽形成的矽材料，或是絕緣矽材料(SOI)，還可以是其他半導體材料或其他結構。在所述半導體基底100中具有P阱區101， 所述P阱去101通過離子注入工藝形成，其摻雜離子可以為硼。在所述半導體基底100還具有隔離結構，在本實施例中，所述隔離結構是淺槽隔離結構(STI) 103，該淺槽隔離結構103可以用本領域技術人員所熟悉的工藝方法形成。所述淺槽隔離結構103用於隔離有源區，從而在有源區中製造NMOS器件。所述柵極102可以為多晶矽材料或多晶矽與金屬矽化物疊加的材料，還可以為金屬及其氧化物(High-K材料)。步驟S02 如圖3所示，在所述柵極102上形成邊牆105，以保護所述柵極102 ；所述邊牆105為氮化矽和氧化矽的疊層結構或氧化矽、氮化矽和氧化矽的疊層結構。步驟S03 如圖4所示，在所述柵極102兩側的半導體基底100中刻蝕形成源極凹槽10 和漏極凹槽104b ；形成所述源極凹槽10 和漏極凹槽104b深度為500nm 550nm ； 形成所述源極凹槽10 和漏極凹槽104b採用幹法刻蝕形成，在所述半導體基底100上塗覆光刻膠，並利用掩膜板對光刻膠進行曝光，曝光後進行顯影，從而暴露半導體基底100上將形成源極凹槽10 和漏極凹槽104b的位置。步驟S04 如圖5所示，沉積摻碳氧化矽107直至填充所述源極凹槽103和漏極凹槽104 ；所述摻碳氧化矽(Carbon Doped Oxide, CDO) 107採用離子增強化學氣相沉積工藝沉積形成。沉積所述摻碳氧化矽107的工藝溫度是300°C 400°C，其中較佳的反應溫度為350，反應氣體為矽烷，甲烷和氧氣。所述摻碳氧化矽的含碳量超過1%，所述摻碳氧化矽 107的厚度根據源極凹槽10 和漏極凹槽104b的深度確定，以確保完全填滿所述源極凹槽 10 和漏極凹槽104b，由於摻碳氧化矽107的晶格常數小於矽，提高電遷移率，能夠在溝道中引入張應力，從而提高NMOS器件的性能。現有技術採用離子注入的方法，將碳注入到Si02中，然後經過1000°C以上的高溫退火，使之變成碳化矽(SiC)，以達到應變的作用。本發明在所述柵極102兩側的半導體基底100中刻蝕形成源極凹槽10 和漏極凹槽104b後沉積摻碳氧化矽，直至填充所述源極凹槽10 和漏極凹槽104b，從而通過引入應變矽的方法，提高半導體器件的性能，不僅減少了現有技術碳離子注入的步驟，降低了工藝時間和工藝成本，並避免了一次1000°C以上的高溫退火工藝，降低了高溫對半導體器件產生的不良影響，並提高到了生產效率。步驟S05 如圖6所示，去除所述源極凹槽10 和漏極104b凹槽外的摻碳氧化矽 107，從而所述源極凹槽10 和漏極104b中形成源極108a和漏極108b ；去除所述源極凹槽 104a和漏極104b外的摻碳氧化矽採用RIE幹法刻蝕去除。在所述半導體基底100上塗覆光刻膠，並利用掩膜板對光刻膠進行曝光，曝光後進行顯影，從而暴露半導體基底100上將源極凹槽10 和漏極凹槽104b以外的位置，保留所述源極凹槽10 和漏極凹槽104b上的光刻膠，接著利用RIE幹法刻蝕去除所述源極凹槽10 和漏極凹槽104b以外的摻碳氧化矽107，最終形成源極108a和漏極10 。步驟S06 如圖7所示，在所述半導體基底100和所述柵極102上沉積應力層110。 所述應力層110的材質為氮化矽。所述應力層110採用離子增強化學氣相沉積工藝生成。採用離子增強化學氣相沉積工藝能夠更好的形成均勻度良好且厚度易於控制的應力層110。 形成所述應力層110的工藝溫度是250°c 400°C，反應氣體為矽烷和氨氣。所述應力層110的厚度為30nm 70nm，其中較佳的工藝溫度為300°C，較佳的應力層110厚度為50nm， 較低的反應溫度和較佳的厚度能夠形成具有高張應力的應力層110，實驗表明工藝溫度為 300°C下形成的50nm厚的應力層110能夠形成良好的高張應力，且張應力在1. 2GPa以上。 在本實施例中形成的應力層110本身具有很高的張應力，故可以不進行現有技術中高溫快速退火，同樣可以將應力記憶在半導體器件中，從而省略高溫快速退火工藝，進一步保護的半導體器件，提高了半導體器件性能。此外，在完成上述步驟後，繼續執行形成NMOS器件的其他步驟，例如，形成層間介質層，在所述源極和漏極以及柵極上形成金屬矽化物，例如NiPt等，以及刻蝕層間介質層， 以形成接觸孔的執行銅後道工藝，其中在刻蝕層間介質層以形成接觸孔的工藝過程中，應力層110還起到刻蝕停止層的作用。上述工藝步驟可以採用本領域技術人員所熟悉的方法形成，在此不贅述。相比於現有技術，本發明在應變NMOS器件的製造過程中採用摻碳氧化矽填充形成源極凹槽和漏極凹槽，以形成柵極和漏極，由於摻碳氧化矽的晶格常數小於矽，能夠在 NMOS器件的溝道中引入張應力；同時製造過程中還在所述半導體基底和所述柵極上覆蓋一層具有高張應力的應力層。上述兩種應變矽方法相結合，可以進一步提高NMOS電子的遷移率，改善NMOS器件性能，相比現有技術減少了一次高溫熱過程，簡化了製造工藝，降低了器件製造成本，有利於器件的散熱，降低功耗，同時避免了 SMT技術中在提高NMOS器件遷移率的同時會降低PMOS的遷移率，保護PMOS的性能。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視權利要求書所界定者為準。
權利要求
1.一種應變矽NMOS器件的製造方法，包括提供一半導體基底，所述半導體基底上具有柵極；在所述柵極側壁上形成邊牆，以保護所述柵極；在所述柵極兩側的半導體基底中刻蝕形成源極凹槽和漏極凹槽；沉積摻碳氧化矽直至填充所述源極凹槽和漏極凹槽；去除所述源極凹槽和漏極凹槽外的摻碳氧化矽；在所述半導體基底和所述柵極上沉積應力層。
2.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，所述摻碳氧化矽採用離子增強化學氣相沉積工藝沉積形成。
3.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，沉積所述摻碳氧化矽的工藝溫度是300°C 400°C，反應氣體為矽烷，甲烷和氧氣。
4.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，所述應力層的材質為氮化矽。
5.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，所述應力層採用離子增強化學氣相沉積工藝生成。
6.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，形成所述應力層的工藝溫度是250°C 400°C，反應氣體為矽烷和氨氣。
7.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，所述應力層的厚度為30nm 70nm。
8.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，所述應力層具有張應力，所述張應力大於1. 2GPa。
9.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，去除所述源極凹槽和漏極凹槽外的摻碳氧化矽採用RIE幹法刻蝕去除。
10.如權利要求1所述的一種應變矽NMOS器件的製造方法，其特徵在於，源極凹槽和漏極凹槽深度為500nm 550nm。
全文摘要
本發明提供一種應變矽NMOS器件的製造方法，包括提供一半導體基底，所述半導體基底上具有柵極；在所述柵極側壁上形成邊牆，以保護所述柵極；在所述柵極兩側的半導體基底中刻蝕形成源極凹槽和漏極凹槽；沉積摻碳氧化矽直至填充所述源極凹槽和漏極凹槽；去除所述源極凹槽和漏極凹槽外的摻碳氧化矽；在所述半導體基底和所述柵極上沉積應力層。本發明所述應變矽NMOS器件的製造方法能夠提高NMOS器件性能，降低了製造成本，同時有利於NMOS器件的散熱，降低功耗。
文檔編號H01L21/285GK102280379SQ20111025990
公開日2011年12月14日 申請日期2011年9月5日 優先權日2011年9月5日
發明者曾少海 申請人:上海集成電路研發中心有限公司