一種Sepic斬波電路的製作方法
2023-05-10 11:35:11 1
專利名稱：一種Sepic斬波電路的製作方法
技術領域：
本實用新型涉及一種kpic斬波電路，屬於電子線路領域。
背景技術：
Sepic斬波電路是開關電源六種基本直流-直流變換拓撲之一，而且其電路具有電源電流和負載電流均是連續的特點，有利於輸入、輸出濾波，並且只要輸入電感足夠大， 則電感上的紋波電流可以小到近似直流電流，基於以上幾點，該電路在直流-直流變換中運用較為廣泛。但該電路通過反覆的充放電來完成相關功能，不可避免的產生尖峰脈衝，而尖峰脈衝的存在極大的影響了電路的穩定性和安全性，容易損壞元器件，而且容易對電壓輸入設備造成影響。
發明內容為了克服現有kpic斬波電路電路穩定性不足，容易產生尖峰脈衝損壞相關元器件。本實用新型提供了一種帶保護電路的kpic斬波電路，這樣可以有效消除尖峰脈衝， 從而確保了整個電路安全可靠得運行，及保護前端電壓輸入設備。本實用新型解決其技術問題所採用的技術方案是一種kpic斬波電路，它包括電阻R1、R2、瓷片電容C2、C3、C4、C5、C7、電解電容C1、C6、M0SFET管Q1、電感L1、L2、L3、二極體D1、D2、D3、以及插座J1、J2、J3組成；插座Jl的1腳分別跟瓷片電容C2、瓷片電容C3、 電感L2、電阻R2、瓷片電容C7、電解電容Cl的負極、MOSFET管Ql的源極、電解電容C6的負極和插座J3的2腳相連作為整個電路的地端，插座Jl的2腳分別跟電解電容Cl的正極、 瓷片電容C2的另一端、瓷片電容C3的另一端和二極體Dl的正極相連，二極體Dl的負極分別跟瓷片電容C4、電感Ll相連，瓷片電容C4的另一端分別跟電阻Rl和二極體D2的負極相連，電感Ll的另一端分別跟二極體D2的正極、電阻Rl的另一端、瓷片電容C5和MOSFET管 Ql的漏極相連，插座J2的1、2腳相連後跟MOSFET管Ql的柵極相連，瓷片電容C5的另一端分別跟電感L2的另一端和二極體D3的正極相連，二極體D3的負極分別跟電解電容C6的正極、電阻R2的另一端、電感L3相連，電感L3的另一端分別跟瓷片電容C7的另一端和插座J3的1腳相連。本實用新型的有益效果是，利用少量器件完成簡單的濾波、保護電路，且電路穩定，安全可靠。本實用新型結構簡單，設計合理，使用方便。
以下結合附圖和實施例對本實用新型進一步說明。
圖1是本實用新型的電路原理圖。
具體實施方式
如圖1所示，外部直流電通過Jl輸入本電路，由C1、C2和C3構成的輸入濾波電路將輸入的直流電進行濾波，以提高輸入電源的質量；經濾波後的直流電經Dl流入由L1、Q1、 C5、L2和D3構成的基本Sepic斬波電路，其中Dl的作用是防止電路對外部直流電壓輸入設備逆向放電，從而對設備造成損害；控制Ql開關的PWM波通過J2輸入，當J2輸入高電平時Ql處於通態，則Jl-Dl-Ll-Ql迴路和C5-J1-L2迴路同時導電，Ll和L2貯能，當J2輸入低電平時Ql處於斷態，則J1-D1-L1-C5-D3-L3-J3迴路和L2-D3-L3-J3迴路同時導電，此階段Jl和Ll既向外供電，同時也向C5充電，C5貯存的能量在Ql處於通態時向L2轉移；由 C4、D2和Rl組成的尖峰脈衝吸收電路將Ql開關過程中產生的尖峰脈衝進行吸收，從而保護相關元器件不被損壞；L3、C6和C7構成輸出濾波電路，以提高輸出直流電的品質；R作為洩荷電阻以保護相關元器件。 本實用新型設計合理，性能安全可靠，結構簡單，成本低，使用方便。
權利要求1. 一種Sepic斬波電路，其特徵在於它包括電阻R1、R2、瓷片電容C2、C3、C4、C5、C7、 電解電容Cl、C6、MOSFET管Q1、電感Li、L2、L3、二極體Dl、D2、D3、以及插座Jl、J2、J3組成；插座Jl的1腳分別跟瓷片電容C2、瓷片電容C3、電感L2、電阻R2、瓷片電容C7、電解電容Cl的負極、MOSFET管Ql的源極、電解電容C6的負極和插座J3的2腳相連作為整個電路的地端，插座Jl的2腳分別跟電解電容Cl的正極、瓷片電容C2的另一端、瓷片電容C3的另一端和二極體Dl的正極相連，二極體Dl的負極分別跟瓷片電容C4、電感Ll相連，瓷片電容C4的另一端分別跟電阻Rl和二極體D2的負極相連，電感Ll的另一端分別跟二極體D2 的正極、電阻Rl的另一端、瓷片電容C5和MOSFET管Ql的漏極相連，插座J2的1、2腳相連後跟MOSFET管Ql的柵極相連，瓷片電容C5的另一端分別跟電感L2的另一端和二極體D3 的正極相連，二極體D3的負極分別跟電解電容C6的正極、電阻R2的另一端、電感L3相連， 電感L3的另一端分別跟瓷片電容C7的另一端和插座J3的1腳相連。
專利摘要一種Sepic斬波電路，插座J1的1腳分別跟瓷片電容C2、瓷片電容C3、電感L2、電阻R2、瓷片電容C7、電解電容C1的負極、MOSFET管Q1的源極、電解電容C6的負極和插座J3的2腳相連作為整個電路的地端，插座J1的2腳分別跟電解電容C1的正極、瓷片電容C2的另一端、瓷片電容C3的另一端和二極體D1的正極相連，二極體D1的負極分別跟瓷片電容C4、電感L1相連，瓷片電容C4的另一端分別跟電阻R1和二極體D2的負極相連，電感L1的另一端分別跟二極體D2的正極、電阻R1的另一端、瓷片電容C5和MOSFET管Q1的漏極相連，插座J2的1、2腳相連後跟MOSFET管Q1的柵極相連，瓷片電容C5的另一端分別跟電感L2的另一端和二極體D3的正極相連，二極體D3的負極分別跟電解電容C6的正極、電阻R2的另一端、電感L3相連，電感L3的另一端分別跟瓷片電容C7的另一端和插座J3的1腳相連。
文檔編號H02M1/32GK202285369SQ20112037959
公開日2012年6月27日 申請日期2011年10月9日 優先權日2011年10月9日
發明者王韜, 陳衛平 申請人:台州學院, 溫嶺市天工工量刃具科技服務中心有限公司, 王韜