用於襯墊下esd和襯墊下有源區接合的接合墊疊層的製作方法

2023-05-25 13:18:01

專利名稱：用於襯墊下esd和襯墊下有源區接合的接合墊疊層的製作方法
用於襯墊下ESD禾卩襯墊下有源區接合的接^SM 駄領域
本發明涉i^電路鍋，且特另蛾及一種僅具有一層或兩層襯^1層， 用於電路中金和銅弓踐的魯棒的接^1 ^。
背景獄
集成電路結構一般包括多鋪A/^r出(vo)襯墊，其幫助誠TO^g
到外mi件。 一種nfiOT的電3i^^:是引線接合法，期每薄的金(Au)或銅 (Cu)弓踐熱超聲地接合到I/0村墊(通常稱JT接維，)。
圖1示出標準接^;疊層100的截面圖。該接，疊層100包括多^NS (AO 或Cu金屬4媳，在該瞎況下金屬4tl為層Ml—M4，它們M3i內部介電(ED) 材料102彼此隔開，典型地，該內部介電(ILD)材料102為澱積的化矽(Si02)。 為了連接M^屬化層M1—M4，通常將導 1^ 104形成於接趟之下，以提 供所需電辦寺性。典型地由氮^l構成的鈍似才料層106被形鵬頂部鍋化層 之上，該清況下該頂部金屬化層為層M4，並被圖案化以暴露層M4的Jt^面區域 108以作為接合墊。
常規引線接合ifc^^標準接合墊設計很大的應力，通常導S^接，下的
內部層(ILD)中的皿。這^^向於傳播M電路結構，M導致電流、 t漏 和/或性育^l化。
鑑於由引線接合導致的戰問題，通常避^W源電路元件S ^頓各管 芯直接位於接合墊之下的管芯區域中。雖然這有助於陶gi^C的風險，但是由於 在將^^面都算作管芯的瞎況下，接縫戰了很大的比例，另，麼禁止^W源 電路置於接合墊之下就會導致管芯尺寸不希望有的增加。而且，雖然過去典型地 有三或四層金屬層位於接合墊區域中的有源,元件之上，但是期望有更多M 的電路應用具有直接^W源電路置於接M之下的靈活性。
圖2示出意圖解決id丞問題的已知的接^Sl設計200。該接^##層設 計200包括例如氮化矽的內餅電(ILD)層202，形成於有源電路204^i:。上
部金屬層206形成於ILD202上。接^SM設計200扯部鍋層206 ;tJ^f共 一客妙陶化氮化物層208，而不是如圖1的標準接^Sa的情況中那樣直接對 上部金屬層的接^l^供引線接合。之後，例如鋁(Al)或銅(Cu)的，層在 該吝妙卜的鈍化層上形成並被圖案化，以^ *210。
雖然圖2的接合墊ftM 200提供了比圖1的標準接，疊層100更魯棒的設 計，增強了接合墊下的有源鵬的生存能力，但是它的實現需要附加的撤媒且 增加了^和^周期。

發明內容
本發明^^布局 與內層介電(HD)材料改進的結合以掛^^^^層， 其僅具有一個或兩個襯墊金屬層，並艦於鵬中的金(Au)禾口銅(Cu)引線都
是魯棒的。布局ej^括去除頂部金屬層和該頂部金屬之下的金屬層之間位，屯
化開口之下的區域(方爐探針鄉以及接合弓踐的^S)中的所有S1 各。這允許 沒有M間斷的更均勻的材料，因此斷氐了 ILD中的應力集中點。ED ^iS^括 除了氧化鶴之外還添力慮化鶴。傳糹1±， ILD由旋塗(sputwm)或高密度等 離子體(HDP)氧化,成。在最高ILD層上的氧化物上生長氮化矽薄層Jlffi— 種顯著增加韌性的複合物，避^^他損傷傳入下面的有源郵輛怖線。實
現這種設計需要澱積或生長一客妙卜的材料層，並且^糊與標mx藝淑呈相同的通
mti細於頂部鍋層娜各。由此，沒有額》卜的掩豐Mi^，無需新的工藝步驟。
將參考本發明的下列詳細描述以及附圖來更全面的了解和認識沐發明M 方面的特徵和優勢，其中呈現了應用了本發明概念的示例性實施例。


圖1是示出標準接^SM的截面圖。
圖2是示出一種已知的接^SB設計的截面亂該接^SM設計意圖解 決由到接合墊的弓踐接合導致的^l^員壞。
圖3 ^出依照本發明m:的接^ftil設計的截面圖。
圖4 ^出依照本發明 的接 設計的可選實施例的截面圖。
具體實M^式
圖3示出依照本發明的接合墊疊層300的實施例。該圖3的結構300包括多 個下部導電層M1和M2 (例如Al或Cu)，其中每一個具有的寬度小於或等於最 大寬度w。每一個下部導鴨M1、 M2具有形成於其間的介電材料302,典勸 澱積的氧化矽。本領:l^:人員將認i,頓何以公知的方式在導鴨Ml和導電層 M2之間形成導W&。該接^i^M300還包括一頂部導teM3 (例如A1或 Cu)，其形成於下部導TO Ml 、 M2 a並由介電材料302與層Ml和M2隔開。 同樣，本領^^人員將認i鄉何以公知的方站頂部導鴨M3稱廳Ml和 M2之間形成導W&。如圖3中所示，該頂部導tt M3具有大於下部導^M Ml和M2的最大ffi w的第二tE，從而該頂部導^具有形成於下部導^ Ml和M2 a的第1分以^M伸^i下部導幅Ml和M2的寬度的第二部分 304。
第4制媳306，典型為氮化矽，澱積在頂部導鴨M3^i:並圖案化，以 衛共穿過第4屯化層306的開口以暴露頂部導頓M3的第二部分304的_ 面 區域308。
依照本發明的 ，導電接^M310 (例如Al或Cu)形成於第—屯媳 306 :tJ:且圖案化，使得該接^M 310具有第—部分和第二部分，織~^分 在頂部導電層M3的第一部分;tJ:延伸，但^151第4屯化層306而與頂部導電 層M3隔開，織二部分在頂部導電層M3的第二部分304 ;tJ:延伸並穿過第一 鈍化層306中的開口，以掛共與頂部導電層M3暴露的上表面區域308的電撤蟲， 如圖3所示。
例如氮化W^並JfT烯(BCB)錢激介電材料的第二鈍化層312形成 於導電襯墊層310上並圖案化，以g二鈍化層312中,開口以^露導電襯墊 層310的第一部分上，即下部導電層M1和M2^h的接，J:^面區域314。
本領域技術人員將認識到弓踐接合結構可以隨後依照工業中公知的技術形 成於接合墊314上。
圖4示出^m本發明的接^S層300的實施例。該圖4的結構400與圖3 的結構300的區別在於，該結構400用 *^導電接^1&層410和頂部導電 層M3之間的電連接。
更具體地，圖4的結構400包括多個下部導電層Ml和M2 (例如Al或Cu)， 其中每一個具有的寬度小於或等於最大寬度w。每一個下部導電層M1、 M2具有 形成於其間的介電材料402，典型為澱積的氧化矽。本領^t人員將認i賜何 以公知的方式在導頓Ml和導頓M2之間形成導M^。 i^^縫觀400 還包括一頂部導^i!M3 (例如Al或Cu)，其形成於下部導電層M1、 M2;^J:並 由介電材料402與層lvn和M2隔開。,，本領^^人員將認i頓何以公知 的方^ft頂部導,M3柳或層Ml和M2之間形成導^W。如圖4中所示， 該頂部導te M3具有大於下部導電層Ml和M2的最大寬度w的第二寬度，從 而該頂部導鴨具有形成於下部導鴨M1和M2 ;Li:的第1分以2^伸艦 下部導,M1和M2的ffi的第二部分404。
第4屯條406,典 劍雄，澱積在頂部導頓M3上並圖案化，以提 供穿過第"^屯4fcM406的m開口以暴露頂部導^MM3的第二部分404的， 面區域。之後，形成導W&408 (例如Tu)穿過i^TO開口並與頂部導鴨 M3電眺
^M本發明的総，導電接^il410 (例如Al或Cu)形成於第—屯條 406上且圖案化，使得該接合層410具有第一部分和第二部分，織一部分在頂 部導電層M3的第一部分^J:延伸，但是Mil第"^屯^M 406而與頂部導^M M3 隔開，織二部分在頂部導頓M3的第二部分304:tJl延伸，其與il^各408電 t數蟲以掛，^S^ 410和頂部導,M3的暴露表面區域之間的電^M，如圖4 所示。
例如氮化^^並JfT烯(BOB)錢，介電材料的第二鈍化層412形成 於導電襯墊層410上並圖案化，以在第二鈍化層412中提供開口以暴露導電襯墊 層410的第一部分上，即下部導電層Ml和M2之上的接^Ltt面區域414。
如圖3和圖4的實施例戶; ^例的，依照本發明的接^SM的實現需要澱積
/生長僅一個額，的材料層，且為頂部鍋M^鯛與標紅藝瀨呈相同的ffil 繊
模。因此，沒有樹可重新分配方穀;f需的客砂卜的掩模駄虹藝步驟。
應當SI 的是，己經以實例的方5^了前述本發明的特定實施例，並且在 不背離表示在附加的權利要求及其割嫩中的本發明的範圍和樹申下，本領嫩 術人員可以進行其他M。
權利要求
1、一種用於集成電路的接合墊疊層結構，該結構包括一個或多個下部導電層，具有形成於其間的介電材料，每一個下部導電層具有的寬度小於或等於第一寬度；頂部導電層，形成於該一個或多個下部導電層之上且在頂部導電層和該一個或多個下部導電層之間形成有介電材料，頂部導電層具有大於第一寬度的第二寬度，以使頂部導電層包括形成在該一個或多個下部導電層之上的第一部分以及延伸超過該一個或多個下部導電層的第一寬度的第二部分；第一鈍化層，形成於頂部導電層之上且具有穿過其而形成的開口，以暴露頂部導電層的第二部分的上表面區域；導電接合墊層，形成於第一鈍化層上，使得該接合墊層包括形成於頂部導電層的第一部分之上的第一部分，以及延伸穿過第一鈍化層中的開口並與頂部導電層電接觸的第二部分；以及第二鈍化層，形成於導電接合墊層之上且具有穿過其而形成的開口，以暴露導電接合墊層的第一部分的接合墊表面區域。
2、 如權利要求l所述的娜，且其中介電材料包^fl化矽。
3、 如權利要求l所述的結構，且其中介電材料包括澱積的氧化矽。
4、 如權利要求l戶艦的結構，且其中第4制媳包職化矽。
5、 如權利要求l所述的結構，且其中接^&M包括鋁。
6、 如權利要求l所述的辯勾，且其中第二鈍化層包^^化矽。
7、 如權利要求1戶/M的娜，且其中第二鈍^^包括苯並ifT烯(BCB) 驟^tl介電材料。
8、 一種形成接魏觀娜的方法， 飽括形成一個或多個下部導電層，具有形成於其間的介電材料，t個下部導電 層具有的寬度小於或等於第一寬度；形成頂部導電層於該一個或多個下部導電層^h， f吏得頂部導電層和下部導 電層之間形成有介電材料，頂部導電層具有大於第一寬度的第二寬度，使得頂部 導電層包括形成在該一個或多個導電層U的第一部分，以皿伸^1該一個或 多個下部導^的第一寬度的第二部分；形皿"^化層於頂部導^M^i:， l吏得第"^屯^M具有穿il其而形成的開 口，以暴露頂部導幅的第二部分的戰面區敏形成導電接合墊層於第^Mt^^h，使得該接^M包括形成於頂部導電 層的第一部分之上的第一部分，以i^i伸穿過第^屯化層中的開口並與頂部導電 層電織蟲的第二部分；以及形皿二鈍化層於導電接^K之上，具有穿過其而形成的開口，以暴露導 電接合觀的第一部分的上部接^^面區域。
全文摘要
用於襯墊下ESD和襯墊下有源區接合的接合墊疊層。一種布局改進與內層介電(ILD)材料改進的結合，以提供接合墊疊層，其僅具有一個或兩個襯墊金屬層，並且對於電路中的金(Au)和銅(Cu)引線都是魯棒的。布局改進包括去除在頂部金屬層和該頂部金屬層之下的金屬層之間位於鈍化開口之下的區域(放置探針末端以及接合引線的位置)中的所有通路。這允許沒有通路間斷的更均勻的材料，因此降低了ILD中的應力集中點。ILD材料改進包括除了氧化矽層之外還添加一氮化矽層。傳統上，ILD由旋塗或高密度等離子體(HDP)氧化物構成。在最高ILD層上的氧化物上生長氮化矽薄層提供一種顯著增加了韌性的複合物，避免裂紋或其他損傷傳入下面的有源電路和布線。
文檔編號H01L23/485GK101355068SQ200810144619
公開日2009年1月28日 申請日期2008年6月23日 優先權日2007年7月23日
發明者A·波達 申請人:國家半導體公司