一種利用XilinxPROM實現FPGA配置的裝置和方法
2023-09-17 10:29:40 2
專利名稱：一種利用Xilinx PROM實現FPGA配置的裝置和方法
—種利用Xi I inx PROM實現FPGA配置的裝置和方法技術領域
本發明屬於嵌入式系統，具體講涉及一種利用Xilinx PROM實現FPGA多重配置和方法。
背景技術：
FPGA採用邏輯單元陣列LCA(Logic Cell Array)，FPGA包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸出輸入模塊 IOBQnput Output Block)和內部連線 (Interconnect)三個部分。FPGA是可編程器件，與傳統邏輯電路和門陣列(如PAL，GAL及 CPLD器件)相比，FPGA具有不同的結構，FPGA利用小型查找表(16X1RAM)來實現組合邏輯，每個查找表連接到一個D觸發器的輸入端，觸發器再來驅動其他邏輯電路或驅動1/0， 由此構成了即可實現組合邏輯功能又可實現時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到1/0模塊。FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與1/0間的聯接方式，並最終決定了 FPGA所能實現的功能，FPGA允許無限次編程。
FPGA有多種配置模式，例如有一片FPGA加一片EPROM的方式的並行主模式、支持一片PROM編程多片FPGA的主從模式、採用串行PROM編程FPGA的串行模式或將FPGA作為微處理器的外設，由微處理器對其編程的外設模式。
現有的FPGA都是在PROM中存儲單個版本，在需要修改邏輯版本時，需要對FPGA 重新進行燒寫邏輯，若想要在同一個FPGA上實現多種不同的配置，則需要相應的多塊 PR0M，這無疑大大增加了 FPGA的線路和接口的開銷，提高了 FPGA的使用成本，且改變FPGA 的配置也非常麻煩。發明內容
本發明的目的在於，提出一種利用Xilinx PROM實現FPGA配置的裝置和方法，使 FPGA在每次啟動時具有可改變配置的能力，可以根據實際的需求來改變FPGA的功能。
為實現上述目的，本發明提供一種利用Xilinx PROM實現FPGA配置的裝置，所述裝置包括FPGA，其改進之處在於，與所述FPGA連接的XCF32P單元。
本發明提供的優選技術方案中，所述FPGA包括主控制模塊和多重邏輯模塊；所述主控制模塊控制所述多重邏輯模塊進行工作。
本發明提供的第二優選技術方案中，所述XCF32P單元的內部設有類型存儲模塊； 所述 XCF32P 單元的外部依次設有引腳 CE、0E/RESET、REV_SEL、D 、CF、EN_EXT_SEL ；所述類型存儲模塊設有4個配置鏡像(Design Revision)。
本發明提供的第三優選技術方案中，所述主控制模塊設置有控制邏輯狀態機和MB 觸發器；所述主控制模塊依次設有引腳RESET、MB Trigger, REV_SEL[1:0]；所述主控制模塊將所述控制邏輯狀態機和所述MB觸發器發出的指令傳輸到所述多重邏輯模塊。
本發明提供的第四優選技術方案中，所述多重邏輯模塊設置的引腳數量為二，其中一個由所述多重邏輯模塊的輸出進行驅動；另一個與所述0E/RESET引腳連接。
本發明提供的第五優選技術方案中，所述引腳OE/RESET、REV_SEL[1 0]、D
和CF分別與所述多重邏輯模塊連接；所述引腳CE和EN_EXT_SEL接地。
本發明提供的第六優選技術方案中，所述引腳CE接地，以確保PROM—直處於啟用狀態；所述REV_SEL[1:0]引腳在所述XCF32P單元內部可編程設計修訂控制位，用來選擇存儲在所述類型存儲模塊的配置鏡像；所述CF引腳由所述多重邏輯模塊的輸出驅動；所述 EN_EXT_SEL弓丨腳決定是使用外部引腳還是內部控制位來選擇配置鏡像。
本發明提供的第七優選技術方案中，所述RESET引腳用於復位所述控制邏輯狀態機和所述MB觸發器；所述MB Trigger引腳用於將所述MB觸發器發出的指令傳輸到所述多重邏輯模塊。
本發明提供的第八優選技術方案中，所述類型存儲模塊中的配置鏡像是2個。
本發明提供的第九優選技術方案中，提供一種實現FPGA配置的方法，其改進之處在於，所述方法包括如下步驟
1 所述FPGA從初始狀態進入0狀態，對設計中使用的變量或信號進行置位/復位；所述控制邏輯狀態機收到來自所述FPGA設計的動態重配置的觸發信號後，從0狀態進入1狀態；2 所述多重邏輯模塊將低電平信號驅動到所述XCF32P單元的所述CF引腳上， 並將主應用設置好的配置鏡像傳至所述XCF32P單元的所述REV_SEL
引腳；到指定的 REV_SEL建立時間後，所述控制邏輯狀態機從1狀態進入2狀態；3 將高電平信號和低電平信號分別傳輸到所述XCF32P單元的所述CF引腳和所述FPGA上的所述PR0G_B引腳；300ns 後，FPGA開始對配置存儲器重新初始化；所述INIT_B引腳變為高電平時，所述XCF32P單元將存儲在被選中的配置鏡像中的配置數據發送到所述FPGA中。
本發明提供的第十優選技術方案中，所述步驟2中，建立REV_SEL的時間為300ns。
本發明提供的較優選技術方案中，所述步驟3中，在重配置完成後，所述FPGA配置邏輯通過將DONE引腳置為高電平發出信號，隨後所述控制邏輯狀態機回到0狀態；所述 DONE引腳設置在所述FPGA上，所述DONE引腳完成由所述XCF32P單元到所述FPGA的數據加載。
與現有技術比，本發明的有益效果是，所述利用Xilinx PROM實現FPGA配置的裝置和方法，在FPGA內部加入少量的邏輯，用戶就能在PROM中存儲的四個不同的配置之間進行動態切換，使FPGA具有實現多重啟動或進行動態重新配置的能力；允許將多個FPGA的配置鏡像存放到單個PROM中，使FPGA在每次啟動時都具有改變配置的能力，且可以根據需求來改變FPGA的功能，允許用戶在單個PROM中將多種配置鏡像進行存儲，簡化FPGA的配置更改；在進行多重配置時不需要其他器件，能夠在同一個FPGA上實現4種完全不同的設計， 從而有效地對FPGA資源進行分時操作，還可減少所需的接口線路數量，降低了 FPGA的使用開銷。
圖1為利用Xilinx PROM實現FPGA配置的裝置的結構圖。
圖2為XCF32P單元的類型存儲模塊的結構圖。
圖3為利用Xilinx PROM實現FPGA配置的方法的示意圖。
具體實施方式
為實現PROM多重配置，需要在FPGA內部加入少量的邏輯，用戶就能在PROM中存儲的多達四個不同的修訂版本之間進行動態切換，實現多重啟動或從多個設計修訂進行動態重新配置的能力。
利用Xilinx PROM實現FPGA配置的裝置，允許用戶在單個PROM或多個級聯的 PROM中存儲多達4個不同的配置鏡像。與動態重配置結合，Platform Flash PROM的設計修訂能力就能創建多重啟動應用。
如圖2所示，每個配置鏡像都被存儲到一個特定的位置(0到幻，並且都能得到串行和並行輸出模式下的8/16/32Mbit XCFxxP Platform Flash PROM的支持。利用iMPACT 軟體能夠創建PROM編程文件和修訂版本信息文件(.cfi)，需要使用此(.cfi)文件實現設計修訂編程功能。
如圖1所示，在使用一系列配置鏡像對Platform Flash PROM進行編程後，可以通過外部REV_SEL[1:0]引腳或內部可編程設計修訂控制位，來選擇一個存儲在特定版本位置的配置鏡像。
EN_EXT_SEL引腳決定是使用外部引腳還是內部控制位來選擇配置鏡像。當EN_ EXT_SEL引腳為低電平時，通過外部選擇REV_SEL[1:0]引腳來選擇使用哪個配置鏡像。當 EN_EXT_SEL引腳為高電平時，則通過內部選擇控制位來選擇相應的配置鏡像。
要利用Platform Flash PROM實現多重啟動功能，需要對標準PROM接口進行一些修改，並且在FPGA中嵌入少量控制邏輯；除下面這幾個不同之處外，大部分與配置PROM的標準連接保持不變
CE弓丨腳必須與低電平相連，以確保PROM —直處於啟用狀態；在通常情況下，CE引腳與DONE引腳相連，以便在配置完成後禁用PR0M。
CF引腳由FPGA內部的多重啟動控制邏輯的一個輸出驅動，而不再像通常那樣連接到raoG_B引腳。
FPGA的PR0G_B引腳由多重啟動控制邏輯的一個輸出驅動；該連接需要使用FPGA 的一個用戶1/0。REV_SEL引腳由多重啟動控制邏輯的輸出驅動。
控制邏輯監控RESET引腳，可以復位控制邏輯狀態機和MB觸發器。每個狀態間的時序非常關鍵；如果要確保成功進行重配置，就需要仔細觀察一些建立和保持時間。
要啟用多重啟動功能，FPGA的一個輸出控制PROM上修訂版本選擇引腳的採樣。該信號與PROM上的CF輸入相連；當PROM檢測到CF引腳上的一個上升沿時，就開始對配置鏡像選擇引腳進行採樣。配置鏡像選擇REV_SEL[1:0]引腳，由FPGA的其他輸出驅動，它們可控制由哪個配置鏡像來為FPGA提供配置數據。配置鏡像選擇引腳至少要在採樣被觸發前 300ns時被設置好。CF引腳變為高電平之後，FPGA內部的多重啟動邏輯模塊將一個與PR0G_ B引腳相連的輸出驅動至低電平，並保持300ns，以觸發重配置；配置完成後，FPGA將按照選中的那個配置鏡像來工作。
需要聲明的是，本發明內容及具體實施方式
意在證明本發明所提供技術方案的實際應用，不應解釋為對本發明保護範圍的限定。本領域技術人員在閱讀本申請說明書後，在其精神和原理啟發下，可作各種修改、等同替換、或改進。但這些變更或修改均在申請待批的保護範圍內。
權利要求
1.一種利用Xilinx PROM實現FPGA配置的裝置，所述裝置包括FPGA，其特徵在於，與所述FPGA連接的XCF32P單元。
2.根據權利要求1所述的裝置，其特徵在於，所述FPGA包括主控制模塊和多重邏輯模塊；所述主控制模塊控制所述多重邏輯模塊進行工作。
3.根據權利要求1所述的裝置，其特徵在於，所述XCF32P單元的內部設有類型存儲模塊；所述 XCF32P 單元的外部依次設有引腳 CE、0E/RESET、REV_SEL、D
、CF、EN_EXT_SEL ； 所述類型存儲模塊設有4個配置鏡像(Design Revision).
4.根據權利要求2所述的裝置，其特徵在於，所述主控制模塊設置有控制邏輯狀態機和MB觸發器；所述主控制模塊依次設有引腳RESET、MB Trigger, REV_SEL[1:0]；所述主控制模塊將所述控制邏輯狀態機和所述MB觸發器發出的指令傳輸到所述多重邏輯模塊。
5.根據權利要求2所述的裝置，其特徵在於，所述多重邏輯模塊設置的引腳數量為二， 其中一個由所述多重邏輯模塊的輸出進行驅動；另一個與所述0E/RESET引腳連接。
6.根據權利要求3所述的裝置，其特徵在於，所述引腳OE/RESET、REV_SEL[1:0]、 D
和CF分別與所述多重邏輯模塊連接；所述引腳CE和EN_EXT_SEL接地。
7.根據權利要求3所述的裝置，其特徵在於，所述引腳CE接地，以確保PROM—直處於啟用狀態；所述REV_SEL[1:0]引腳在所述XCF32P單元內部可編程設計修訂控制位，用來選擇存儲在所述類型存儲模塊的配置鏡像；所述CF引腳由所述多重邏輯模塊的輸出驅動；所述EN_EXT_SEL引腳決定是使用外部引腳還是內部控制位來選擇配置鏡像。
8.根據權利要求3所述的裝置，其特徵在於，所述RESET引腳用於復位所述控制邏輯狀態機和所述MB觸發器；所述MB Trigger引腳用於將所述MB觸發器發出的指令傳輸到所述多重邏輯模塊。
9.根據權利要求3所述的裝置，其特徵在於，所述類型存儲模塊中的配置鏡像是2個。
10.根據1-9項權利要求任一項所述裝置的實現FPGA配置的方法，其特徵在於，所述方法包括如下步驟1 所述FPGA從初始狀態進入0狀態，對設計中使用的變量或信號進行置位/復位；所述控制邏輯狀態機收到來自所述FPGA設計的動態重配置的觸發信號後，從0狀態進入1狀態；2 所述多重邏輯模塊將低電平信號驅動到所述XCF32P單元的所述CF引腳上，並將主應用設置好的配置鏡像傳至所述XCF32P單元的所述REV_SEL
引腳；到指定的REV_ SEL建立時間後，所述控制邏輯狀態機從1狀態進入2狀態；3 將高電平信號和低電平信號分別傳輸到所述XCF32P單元的所述CF引腳和所述FPGA上的所述PR0G_B引腳；300ns後， FPGA開始對配置存儲器重新初始化；所述INIT_B引腳變為高電平時，所述XCF32P單元將存儲在被選中的配置鏡像中的配置數據發送到所述FPGA中。
11.根據權利要求10所述的方法，其特徵在於，所述步驟2中，建立REV_SEL的時間為 300ns ο
12.根據權利要求10所述的方法，其特徵在於，所述步驟3中，在重配置完成後，所述 FPGA配置邏輯通過將DONE引腳置為高電平發出信號，隨後所述控制邏輯狀態機回到0狀態；所述DONE引腳設置在所述FPGA上，所述DONE引腳完成由所述XCF32P單元到所述FPGA 的數據加載。
全文摘要
本發明提供了一種利用Xilinx PROM實現FPGA配置的裝置，所述裝置包括FPGA和與所述FPGA連接的XCF32P單元。本發明還提供了一種實現FPGA配置的方法，在FPGA內部加入少量的邏輯，用戶就能在PROM中存儲的四個不同的配置之間進行動態切換，使FPGA具有實現多重啟動或進行動態重新配置的能力；允許將多個FPGA的配置鏡像存放到單個PROM中，使FPGA在每次啟動時都具有改變配置的能力，且可以根據需求來改變FPGA的功能，允許用戶在單個PROM中將多種配置鏡像進行存儲，簡化FPGA的配置更改。本發明提供的利用Xilinx PROM實現FPGA配置的裝置和方法，使FPGA在每次啟動時具有可改變配置的能力，可以根據實際的需求來改變FPGA的功能。
文檔編號G06F9/445GK102495743SQ20111038260
公開日2012年6月13日 申請日期2011年11月28日 優先權日2011年11月28日
發明者劉朝輝, 張磊, 張英文, 李鋒偉, 李靜, 白宗元, 竇曉光, 紀奎 申請人:曙光信息產業股份有限公司