三維高速高密度非揮發存儲器的製作方法
2023-09-16 15:58:25 2
專利名稱：三維高速高密度非揮發存儲器的製作方法
技術領域：
本發明涉及微電子製造及存儲器技術領域，尤其涉及一種具有三維集成特性、局域化存儲電荷的多值非揮發存儲器。
背景技術：
目前的微電子產品主要分為邏輯器件與存儲器件兩大類，而現今幾乎所有的電子產品中都需要用到存儲器件，因而存儲器件在微電子領域佔有非常重要的地位。存儲器件一般可分為揮發性存儲器與非揮發存儲器。非揮發性存儲器的主要特點是在不加電的情況下也能夠長期保持存儲的信息。它既有隻讀存儲器(ROM)的特點，又有很高的存取速度，而且易於擦除和重寫，功耗較小。隨著多媒體應用、移動通信等對大容量、低功耗存儲的需要， 非揮發性存儲器，特別是閃速存儲器(Flash)，所佔半導體器件的市場份額變得越來越大， 也越來越成為一種相當重要的存儲器類型。傳統的Flash存儲器是採用多晶矽薄膜浮柵結構的矽基非揮發存儲器，器件隧穿介質層(一般是氧化層)上的一個缺陷即會形成致命的放電通道。電荷俘獲型存儲器利用俘獲層中電荷局域化存儲的特性，實現分立電荷存儲，隧穿介質層上的缺陷只會造成局部的電荷洩漏，這樣使電荷保持更加穩定。更為重要的是，利用這種電荷局域化存儲特性，可在單個器件中實現多個相對獨立的物理存儲點，從而實現多位存儲，從而上提高存儲密度。隨著微電子技術的迅猛發展，半導體器件的尺寸進一步按比例縮小，當溝長縮小到45nm或以下節點，傳統的溝道熱電子注入編程方式因為極小的溝道長度而面臨問題。垂直結構存儲器可以有效利用側牆表面，形成垂直溝道，增大溝道長度，從而應對存儲器尺寸按比例縮小帶來的一系列操作方式問題。
發明內容
(一)要解決的技術問題有鑑於此，本發明的主要目的在於綜合電荷分立存儲型存儲器與垂直結構存儲器的優勢，提供一種三維高速高密度非揮發存儲器及其製作方法，以提高存儲密度，並獲得優異性能的非揮發存儲器。( 二 )技術方案為達到上述目的，本發明提供了一種三維高速高密度非揮發存儲器，該存儲器具有多個存儲單元，由電荷分立存儲柵介質層提供物理存儲點，由多個存儲單元構成存儲陣列，該存儲陣列具有疊層結構柵電極、對稱源/漏摻雜區，能夠實現單位或多位操作，獲得高存儲密度。上述方案中，所述柵極疊層結構為柵極區與柵隔離介質層依次交替堆疊機構，其中柵極區採用多晶矽、金屬、金屬矽化物或由多層材料堆疊而成的結構，柵隔離介質層採用二氧化矽或由多層材料堆疊而成的結構。上述方案中，所述對稱源/漏摻雜區為與溝道區摻雜類型相反的重摻雜區域，其摻雜條件與溝道區摻雜條件相同，形成對稱的源區與漏區，沿溝道區周期分布；該對稱源/ 漏摻雜區的材料為摻雜多晶矽或金屬矽化物。 上述方案中，所述電荷分立存儲柵介質層位於溝道區側牆上，自溝道區由裡向外， 依次由隧穿介質層、電荷存儲層和電荷阻擋層構成；其中，隧穿介質層為二氧化矽、高k材料或由多層材料堆疊而成的結構，電荷存儲層材料為氮化矽、高k材料或堆疊結構，電荷阻擋層材料為二氧化矽、金屬氧化物或由多層材料堆疊而成的結構。上述方案中，該存儲器採用溝道熱電子注入CHE方式完成編程操作，此時電子將從襯底進入到柵極下方的電荷存儲層中。上述方案中，所述存儲單元採用FN柵擦除操作使得存儲電子從電荷存儲層隧穿進入存儲管的控制柵極，或者採用帶帶隧穿熱空穴注入BBTH方式使得熱空穴從襯底進入存儲層完成與電子的複合，從而實現擦除操作。上述方案中，該存儲器信息的讀取操作通過反向讀取方式Reverse read完成，靠近存儲柵極的漏區加低電壓，而遠離存儲柵極的源區加高電壓來完成。(三)有益效果從上述技術方案可以看出，本發明具有以下有益效果本發明三維高速高密度非揮發存儲器綜合利用了電荷俘獲層中電荷局域化存儲的性質和垂直結構存儲器有效溝道長度增加和密度提高的特性，在單個存儲結構單元具有多個物理存儲點從而實現多位存儲的基礎上，進行存儲器陣列的三維集成，在保證高速等較優的存儲性能的同時，從根本上提高了存儲密度。本發明電荷俘獲型多值非揮發存儲器製備工藝與傳統的矽平面CMOS工藝兼容，可採用傳統存儲器陣列結構集成，利於廣泛應用。
圖1是本發明所述三維高速高密度非揮發存儲器結構示意圖；圖2為本發明提供的三維高速高密度非揮發存儲器單層等效電路圖；圖3為本發明提供的三維高速高密度非揮發存儲器單個存儲單元示意圖；圖4為本發明提供的三維高速高密度非揮發存儲器三維等效電路示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。圖1是本發明所述三維高速高密度非揮發存儲器結構示意圖。半導體襯底101為矽片、鍺矽片、其他類似半導體材料或是包含外延矽層、鍺矽層的多層襯底材料。介質隔離層102a、102bU02cU02d, 102e為二氧化矽或其它具有類似性質的材料，103a、103bU03c, 103d為氮化矽或其它具有相似性質的材料。柵極區域108a、108b、108c、108d。由柵極區域上進一步引出並按要求連接形成字線，材料為多晶矽、金屬、金屬矽化物或由多層材料堆疊具有類似性質的結構。位線llla、lllb、lllc、llld由源/漏區引出，沿與溝道區垂直方向連接，材料為多晶矽、金屬、金屬矽化物或由多層材料堆疊具有類似性質的結構。圖2為本發明提供的三維高速高密度非揮發存儲器單層等效電路圖。如圖所示，陣列中單個存儲結構單元具有兩個分立的電荷存儲點，可實現多位操作。通過對字線WLi及位線BLj、BLj+1的操作可實現對圖中虛線所示存儲單元的編程、擦除、讀取等操作。圖3為本發明提供的三維高速高密度非揮發存儲器單個存儲單元示意圖。301為柵電極，302至304分別為柵介質層中的電荷阻擋層、電荷存儲層、隧穿介質層。305和306 分別為電荷存儲層中靠近源極308與漏極307的分立的電荷存儲點。以對電荷存儲點306 的操作為例，對其進行編程操作時，柵極301上加合適的編程正電壓如9V，漏極307上加合適的編程正電壓如5V，源極308接地；對其進行擦除操作時，柵極301上加合適的擦除負電壓如-7V，漏極307上加合適的擦除低電壓如1. 5V，源極308浮空。對其進行讀取操作時， 需要進行反向讀取，即從遠離106的源極讀取，具體為柵極301上加合適的讀電壓如3. 5V, 漏極307接地，源極308加合適的讀電壓如1. 5V。圖4為本發明提供的三維高速高密度非揮發存儲器三維等效電路示意圖。與傳統的平面結構相比，三維結構大大提高了存儲密度。通過對字線WLiJLif WLp2…及位線BL」、 BLj+1,BLj+2的操作可實現對圖中單個存儲單元的編程、擦除、讀取等操作。而在每個單元內， 又可以實現多位操作，進一步提高存儲密度。在本發明提供的三維高速高密度非揮發存儲器中，柵極疊層結構為柵極區與柵隔離介質層依次交替堆疊機構，其中柵極材料為多晶矽、金屬、金屬矽化物或由多層材料堆疊具有類似性質的結構，柵隔離介質層材料為二氧化矽或其它具有相似性質的材料或由多層材料堆疊具有類似性質的結構。對稱源/漏摻雜區，為與溝道區摻雜類型相反的重摻雜區域，其摻雜條件相同，即形成了對稱的源區與漏區，沿溝道區周期分布。其材料為摻雜多晶矽、金屬矽化物等類似性質的材料或結構。電荷分立存儲柵介質層，位於溝道區側牆上，自溝道區由裡向外，依次由隧穿介質層、電荷存儲層、電荷阻擋層構成。其中隧穿介質層為二氧化矽、高k材料、其它具有類似性質的材料或由多層材料堆疊具有類似性質的結構，電荷存儲層材料為氮化矽、高k材料、其它具有電荷存儲能力的材料或堆疊結構，電荷阻擋層材料二氧化矽、金屬氧化物、其它具有類似性質的材料或由多層材料堆疊具有類似性質的結構。各薄層厚度可根據所用材料不同調整。本發明提供的三維高速高密度非揮發存儲器，其製備工藝包括化學氣相澱積工藝、濺射工藝、原子層澱積工藝、熱蒸發工藝、脈衝雷射澱積工藝、電子束蒸發工藝或其它可實現結構的工藝，如光刻、刻蝕、表面平坦化、退火等傳統方法。上述方案中，所述的三維高速高密度非揮發存儲器，可以採用溝道熱電子注入(CHE)方式完成編程操作，此時電子將從襯底進入到柵極下方的電荷存儲層中。存儲單元可以採用常規的FN柵擦除操作使得存儲電子從電荷存儲層隧穿進入存儲管的控制柵極，也可採用帶帶隧穿熱空穴注入(BBTH) 方式使得熱空穴從襯底進入存儲層完成與電子的複合，從而實現擦除操作。器件信息的讀取操作可以通過反向讀取方式(Reverse read)完成，即靠近存儲柵極的漏區加低電壓，而遠離存儲柵極的源區加高電壓來完成。為適應特別應用，本發明指出的結構也可以採用其他，如直接隧穿、FN隧穿、帶帶隧穿熱空穴注入(BBTH)等各種方式實現編程、擦除操作。由於電荷存儲層中電荷分立存儲的特性及對稱源/漏結構設計，可在單個器件中獲得多個物理存儲點，並根據上述方式實現對各個存儲點的編程、擦除、讀取操作，從而實現多位操作， 提高存儲密度。在本發明的實施例中，綜合利用了電荷俘獲層中電荷局域化存儲的性質和垂直結構存儲器有效溝道長度增加和密度提高的特性，在單個存儲結構單元具有多個物理存儲點從而實現多位存儲的基礎上，進行存儲器陣列的三維集成，在保證高速等較優的存儲性能的同時，從根本上提高了存儲密度。本發明電荷俘獲型多值非揮發存儲器製備工藝與傳統的矽平面CMOS工藝兼容，可採用傳統存儲器陣列結構集成，利於廣泛應用。
以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種三維高速高密度非揮發存儲器，其特徵在於，該存儲器具有多個存儲單元，由電荷分立存儲柵介質層提供物理存儲點，由多個存儲單元構成存儲陣列，該存儲陣列具有疊層結構柵電極、對稱源/漏摻雜區，能夠實現單位或多位操作，獲得高存儲密度。
2.根據權利要求1所述的三維高速高密度非揮發存儲器，其特徵在於，所述柵極疊層結構為柵極區與柵隔離介質層依次交替堆疊機構，其中柵極區採用多晶矽、金屬、金屬矽化物或由多層材料堆疊而成的結構，柵隔離介質層採用二氧化矽或由多層材料堆疊而成的結構。
3.根據權利要求1所述的三維高速高密度非揮發存儲器，其特徵在於，所述對稱源/漏摻雜區為與溝道區摻雜類型相反的重摻雜區域，其摻雜條件與溝道區摻雜條件相同，形成對稱的源區與漏區，沿溝道區周期分布；該對稱源/漏摻雜區的材料為摻雜多晶矽或金屬矽化物。
4.根據權利要求1所述的三維高速高密度非揮發存儲器，其特徵在於，所述電荷分立存儲柵介質層位於溝道區側牆上，自溝道區由裡向外，依次由隧穿介質層、電荷存儲層和電荷阻擋層構成；其中，隧穿介質層為二氧化矽、高k材料或由多層材料堆疊而成的結構，電荷存儲層材料為氮化矽、高k材料或堆疊結構，電荷阻擋層材料為二氧化矽、金屬氧化物或由多層材料堆疊而成的結構。
5.根據權利要求1所述的三維高速高密度非揮發存儲器，其特徵在於，該存儲器採用溝道熱電子注入CHE方式完成編程操作，此時電子將從襯底進入到柵極下方的電荷存儲層中。
6.根據權利要求1所述的三維高速高密度非揮發存儲器，其特徵在於，所述存儲單元採用FN柵擦除操作使得存儲電子從電荷存儲層隧穿進入存儲管的控制柵極，或者採用帶帶隧穿熱空穴注入BBTH方式使得熱空穴從襯底進入存儲層完成與電子的複合，從而實現擦除操作。
7.根據權利要求1所述的三維高速高密度非揮發存儲器，其特徵在於，該存儲器信息的讀取操作通過反向讀取方式Reverse read完成，靠近存儲柵極的漏區加低電壓，而遠離存儲柵極的源區加高電壓來完成。
全文摘要
本發明公開了一種三維高速高密度非揮發存儲器，屬於微電子製造及存儲器技術領域。所述高速高密度非揮發存儲器具有垂直結構，基於單層結構高速、多值的特點，構成三維陣列集成，從而大幅度提高存儲密度。本發明三維多值非揮發存儲器密度高、易集成，採用現有存儲器製造工藝即可實現，有利於本發明的推廣和應用。
文檔編號H01L27/115GK102315222SQ20101022335
公開日2012年1月11日 申請日期2010年6月30日 優先權日2010年6月30日
發明者劉明, 朱晨昕, 王琴, 閆鋒, 霍宗亮, 龍世兵 申請人:中國科學院微電子研究所