一種嵌入式核芯模塊的製作方法
2023-10-08 07:37:59 1
專利名稱：一種嵌入式核芯模塊的製作方法
技術領域：
一種嵌入式核芯模塊技術領域：
本實用新型涉及一種嵌入式核芯SOM模塊。背景技術：
嵌入式技術作為IT產業新崛起的一個嶄新的分支，正在全球範圍內迅猛發 展。它的出現是微處理器技術、超大規模集成電路VLSI技術、嵌入式軟體技術相 結合的產物，其面向用戶、面向應用、面向產品，軟硬體可量體裁衣，滿足行業 應用個性化的需求。在電子和軟體相融合的時代， 一個可獨立運行，具有規範的 電氣引腳接口，內部可嵌入作業系統，具有可編程特性、具有邏輯處理能力，具 有運算能力、具有通訊能力的核芯模塊，這就是我們所命名的System 0n Module (SOM)核芯模塊。電子電氣行業的設備，有很多種類的電信號，這些信號.經過接口(I/0)電 路模塊的轉換，成為嵌入式核芯(SOM)模塊能接受的電信號，這些電信號接入嵌 入式核芯(SOM)模塊後，轉化為數據(O、 1,數值)，它們通過模塊內的軟體進 行處理後，再送出結果到連接到接口 (1/0)電路模塊的設備上，從而達到設備上 的電氣信號的檢測和控制。
發明內容本文所涉及的嵌入式核芯(SOM)模塊，在硬體上，採用規範封裝和接口的硬 件電子模塊設計的方式，它具有良好的硬體架構，它由高性能.可配置、可編程 的CPl)晶片和相關電子電路組成，它可不依賴外位電路而獨立工作，它提供各種 連接外部的輸入輸出U/0)模塊的引腳。在軟體上具備小型實時作業系統和相 關的硬體驅動接口，在其上可進行各種軟體開發，實現各種各樣控制功能的嵌入 式核芯(S0M)模塊。本實用新型採用如下設計方案來實現，系統內嵌完整的CPU、存儲器、通訊接口、 1/0接口、總線接口電路，它可採用8/16/32/64位CPU作為核心處理器，可以在不改變模塊外接電路 的情況下，更換其它各種CPU晶片；處理器聯接的內部電路上帶有大容量的可編 程的存儲器(FlashROM)和動態數據存儲器UAM)，並具有掉電保持功能；同時 其聯接如RS232, RS485, CAN總線,USB接口 、 LAN網絡通訊接口等多種通訊接口 , 用於編程和數據通訊；具備多種數據輸入輸出I/0信號接口，並在同一引腳上， 實現開關量、脈衝量、模擬量等混合信號接口。其中整個模塊具有並行總線接口，可擴充連接擴展模塊。它只需接入工作電 源便可工作，而不依賴外接電路。自帶運行狀態指示燈。由標準單電源供電，電 壓可為24V、 12V、 5V或3. 3V。視不同的型號而定。對上述核芯模塊，參閱圖3所示，我們將CPU、存儲器設置在電路板的中央， 總線接口在電路板的右側，設置有26個引腳從上到下分兩排排列，總線引腳接口 為8位或16位總線方式，其中數據信號引腳為引腳1-引腳8、地址信號引腳為9-16 和控制信號引腳17-26，電路板的上下側邊分別為具有16個引腳呈單行排列的輸 入輸出I/0接口，左側設有兩個通訊接口，上方接口具有10個引腳，下方為8個引 腳。下方8個引腳可設置為圓形排列。通過上述各種接口排列方式的改變，確定了引腳的排列位置，製作成統一的 外圍尺寸，將電路板封裝為固態電路模塊，這樣實現了統一封裝，便於標準化生 產，針對不同功能的產品內置不同的功能程序設計出不同的產品。甚至在實際不
同的功能時只需下載或上傳內核的軟體代碼，通過各種通訊接口對S0M模塊的的 硬體設備進行調試、設置、讀取，可擴展性好，可移植性強。內置功能軟體模塊 可以重複應用，無需再次幵發。
圖1為S0M196嵌入式核芯模塊的電路板結構示意圖 圖2為SOM2119嵌入式核芯模塊的電路板結構示意圖 圖3為嵌入式核芯模塊電路分布結構示意圖 圖4為S0M196嵌入式核芯模塊的電路圖圖5為SOM2119嵌入式核芯模塊的電路圖具體實施方式以下我們結合附圖對本實用新型作進 一 歩的說明 1、 實施案例一如圖l所示為SOM196核芯模塊電路板結構圖，它由16位CPU ( 80196KC)、 32K NVRAM、 2*64KB Flash訓、256 Byte 12C-FlashR0M、 RTC實時鐘晶片和CPLD可 編程門陣列晶片等晶片電路構成，其中CPU通過內部電路聯接NVRAM與FlashROM 及CPLD可編程門陣列晶片，上述部件均設置在電路板的中央，電路板四周分別為 各種接口，其中右側為總線接口 (1),總線接口在電路板的右惻，設置有26個引 腳從上到下分兩行排列，總線引腳接口為8位或16位總線方式，它們分別傳輸數 據信號、地址信號和控制信號，電路板的上下側邊分別為具有16個引腳呈單行排 列的輸入輸出I/0接口 (2) (3),左側設有兩個通訊接口，上方接口 M)具有10 個引腳分兩行，下方接口 (5)為8個引腳設置為圓形排列，參見電路圖4。2、 實施案例二如圖2所示SOM2119模塊電路由32位ARM7 CPU (LPC21 1 9 ). 256 Byte 12C-F1 a shROM和CPLD可編程門陣列晶片等晶片電路構成，上述CPU通過外圍電路 與FlashROM及CPLD可編程門陣列晶片電路聯接，並設置在電路板的中央，其中右 惻為總線接口 U)，總線接口在電路板的右側，設置有26個引腳從上到下分兩行 排列，總線引腳接口為8位或16位總線方式，它們分別傳輸數據信號，地址信號 和控制信號，電路板的上下惻邊分別為具有16個引腳呈單行排列的輸入輸出I/0 接口 (2)(3),左側設有兩個通訊接口，上方接口 (4)具有10個引腳分兩行， 下方接口 (5)為8個引腳設置為圓形排列，參見電路圖5以上兩種電路的電氣接口和信號引腳，也可釆用軟體編程的方法定義，在可 編程門陣列晶片內，通過編輯內部電路，達到改變某引腳功能的作用。這些改變， 不需要通過改變硬體電路板的連接線便可達到目的。
權利要求1、 一種嵌入式核芯模塊，它內嵌完整的CPU作為核心處理器，內部電路帶有可編程存儲器和動態數據存儲器、聯接有多種通訊接口和]/o接口 、總線接口電路，其特徵在於CPU、存儲器設置在電路板的中央，總線接口在電路板的右 側，設置有26個引腳從上到下分兩排排列，電路板的上下惻邊分別為具有16個引 腳呈單行排列的輸入輸出I/0接口，左側設有兩個通訊接口，上方接口具有10個 引腳，下方為8個引腳。
2、 根據權利要求l所述的種嵌入式核芯模塊，其特徵在於電路板左側下方 的引腳設置為圓形排列。
專利摘要一種嵌入式核芯模塊，它內嵌完整的CPU作為核心處理器、內部電路帶有可編程存儲器和動態數據存儲器、聯接有多種通訊接口和I/O接口、總線接口電路，其特徵在於CPU、存儲器設置在電路板的中央，總線接口在電路板的右側，設置有26個引腳從上到下分兩排排列，電路板的上下側邊分別為具有16個引腳呈單行排列的輸入輸出I/O接口，左側設有兩個通訊接口，上方接口具有10個引腳，下方為8個引腳。上述各種接口排列方式確定了引腳的排列位置，製作成統一的外圍尺寸，將電路板封裝為固態電路模塊，這樣實現了統一封裝，便於標準化生產。
文檔編號G06F15/76GK201021995SQ20062015533
公開日2008年2月13日 申請日期2006年12月27日 優先權日2006年12月27日
發明者繆立循 申請人:繆立循