一種圖形引擎晶片及其應用方法
2023-12-02 17:56:21 1
專利名稱：一種圖形引擎晶片及其應用方法
技術領域：
本發明涉及集成電路中的晶片製造技術，特別涉及一種圖形引擎晶片及其應用方法。
背景技術：
目前，圖形引擎晶片使用在集成電路中，幫助集成電路中的處理器，如中央處理器(CPU)加速繪圖處理。在集成電路中使用的圖形引擎晶片的結構如圖1所示，該晶片包括繪圖指令緩衝區(GE CMD FIFO)100、圖形處理引擎(GE)101、顯示存儲區(Display Memory)102、顯示控制器(DisplayController)103、顯示器(Displayer)104、圖形處理引擎存儲區(GE Memory)105和直接存儲器存儲(DMA)控制器106。其中，GE CMD FIFO100、GE101、Display Memory102、Display Controller103和Displayer104依次相連；GEMemory105和DMA控制器106相連接後，GE Memory105的另一端連接到GE101上，DMA控制器106的另一端連接到Display Memory102上。
當集成電路要進行繪圖處理時，如圖2所示，圖2為現有技術應用圖形引擎晶片的方法流程圖步驟200、集成電路中的處理器向GE CMD FIFO100發送繪圖指令。
步驟201、GE CMD FIFO100接收該繪圖指令並存儲。
GE CMD FIFO100是一個先進先出的緩衝區。
步驟202、GE101空閒，從GE CMD FIFO100中按照先後順序提取最先存儲在GE CMD FIFO100的繪圖指令。
步驟203、GE101執行該繪圖指令，按照該繪圖指令修改DisplayMemory102的繪圖數據，達到改變當前所顯示圖形的目的。
當GE101執行該繪圖指令時，要進行大量的運算，這就需要GEMemory105對GE101中的繪圖數據進行緩存。
步驟204、Display Memory102存儲修改後的繪圖數據，通過DisplayController103的控制，把所存儲的繪圖數據輸出給Displayer104。
步驟205、Displayer104根據接收到的繪圖數據顯示圖形。
當Display Memory102和GE101之間需要傳輸大量繪圖數據的時候並且在GE101對繪圖數據處理的同時，也可以採用DMA控制器106控制繪圖數據的傳輸，使繪圖數據從GE Memory105、再通過DMA控制器106傳輸到Display Memory102中。這樣，就可以節省GE101在兩個Memory之間搬運數據的時間。
從目前的圖形引擎晶片及其應用可以看出，集成電路中的處理器發送的繪圖指令中沒有攜帶時間信息值，GE CMD FIFO100按照接收繪圖指令的時間先後依次將繪圖指令進行存儲，相應地，GE101每一次執行的繪圖指令為最先存儲在GE CMD FIFO100的繪圖指令。當集成電路完成繪圖過程時，需要圖形引擎晶片按照確定的時間間隔執行多次繪圖指令，而多次繪圖指令之間執行的時間間隔圖形引擎晶片無法控制，只能由集成電路的處理器控制發送多次繪圖指令的時間間隔，從而達到控制多次繪圖指令執行時間的目的。因此，為了讓GE按照設定的時間點依次執行繪圖過程中的各個繪圖指令，在繪圖過程中不中斷繪圖，需要集成電路中的處理器控制每次繪圖指令執行之時間間隔，及時發送繪圖指令，這樣就增加了對集成電路中的處理器的中斷，降低了集成電路中的處理器工作效率。
綜上所述，目前的圖形引擎晶片及其應用存在著以下缺點1、會造成與圖形引擎晶片連接的集成電路中的處理器，如CPU響應圖形引擎晶片的頻次較為頻繁，並且增加了集成電路中的處理器的負荷；2、造成圖形引擎晶片繪圖的時刻精度取決於集成電路中的處理器響應時間，不容易精確控制整個繪圖過程。
更進一步地，由於目前的圖形引擎晶片中只有一個GE CMD FIFO100，所以無法並行處理繪圖指令。
發明內容
有鑑於此，本發明的主要目的在於一方面提供一種圖形引擎晶片，該晶片能夠在實現繪圖的過程中，不僅不受集成電路中的處理器響應時間的影響，提高繪圖的時刻精度；而且能夠並行處理繪圖指令。
本發明的另一方面提供一種圖形引擎晶片的應用方法，該方法能夠在實現繪圖的過程中，不僅不受集成電路中的處理器響應時間的影響，提高繪圖的時刻精度；而且能夠並行處理繪圖指令。
根據上述目的，本發明的技術方案是這樣實現的一種圖形引擎晶片，該晶片包括圖形處理引擎GE、顯示存儲區DisplayMemory、顯示控制器Display Controller和顯示器Displayer依次相連，該晶片還包括一個以上的繪圖命令緩衝區GE CMD FIFO和一個以上的調度器Sequencer分別相連構成的一個以上的處理通道，以及分別與一個以上的處理通道的Sequencer端相連的仲裁器，該仲裁器的另一端與GE相連，該一個以上的處理通道的GE CMD FIFO端分別和集成電路中的處理器相連，其中，各個處理通道的GE CMD FIFO接收集成電路中的處理器發送的攜帶時間間隔控制信息的繪圖指令並存儲；各個處理通道的Sequencer提取所對應的GECMD FIFO所存儲的繪圖指令，根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間，在繪圖指令執行時間到時時將繪圖指令發送給仲裁器；仲裁器根據預先設定的各個處理通道的Sequencer優先級高低確定執行繪圖指令的順序，按照確定的順序依次將繪圖指令發送給GE；GE執行接收到的繪圖指令，修改Display Memory當前所存儲的繪圖數據；Display Memory存儲所修改的繪圖數據，通過Display Controller將所存儲的繪圖數據發送給Displayer；Displayer根據繪圖數據顯示圖形。
該晶片還包括與GE相連接的圖形處理引擎存儲區GE Memory，用於對GE執行繪圖指令時產生的繪圖數據進行緩存。
該晶片還包括直接存儲器DMA控制器，該DMA控制器連接在GE Memory和Display Memory之間，用於在GE對繪圖數據處理的同時，控制傳輸GEMemory和Display Memory之間的繪圖數據。
一種圖形引擎晶片的應用方法，該方法包括A、集成電路中的處理器給圖形引擎晶片發送攜帶了時間間隔控制信息的繪圖指令；B、所述圖形引擎晶片根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間；C、等待執行繪圖指令的時間到時時，圖形引擎晶片判斷在一個時間點上是否有一個以上的繪圖指令要執行，如果是，執行步驟D，否則，執行繪圖指令；D、圖形引擎晶片確定繪圖指令的優先級，按照優先級順序依次執行繪圖指令。
所述時間間隔控制信息為時間戳。
步驟B所述確定執行繪圖指令的時間的過程為圖形引擎晶片的Sequencer根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間。
步驟C所述執行繪圖指令的過程為在繪圖指令執行時間到時時圖形引擎晶片的Sequencer將繪圖指令發送給圖形引擎晶片的仲裁器；圖形引擎晶片的仲裁器將繪圖指令發送給圖形引擎晶片的GE；圖形引擎晶片的GE執行接收到的繪圖指令，修改圖形引擎晶片的DisplayMemory當前所存儲的繪圖數據；圖形引擎晶片的Display Memory存儲所修改的繪圖數據，通過圖形引擎晶片的Display Controller將所存儲的繪圖數據發送給圖形引擎晶片的Displayer；圖形引擎晶片的Displayer根據繪圖數據顯示圖形。
在繪圖指令中還攜帶了該繪圖指令的優先級，步驟D所述確定繪圖指令的優先級的過程為圖形引擎晶片根據繪圖指令攜帶的優先級確定該繪圖指令的優先級。
步驟D所述確定繪圖指令的優先級的過程為圖形引擎晶片根據繪圖指令所在圖形引擎晶片中的處理通道優先級高低確定繪圖指令的優先級。
步驟D所述按照優先級順序依次執行繪圖指令的過程為在繪圖指令執行時間到時時圖形引擎晶片的Sequencer將繪圖指令發送給圖形引擎晶片的仲裁器；圖形引擎晶片的仲裁器按照優先級順序依次將繪圖指令發送給圖形引擎晶片的GE；圖形引擎晶片的GE依次執行接收到的繪圖指令，依次修改圖形引擎晶片的Display Memory當前所存儲的繪圖數據；圖形引擎晶片的Display Memory依次存儲所修改的繪圖數據，通過圖形引擎晶片的Display Controller將依次所存儲的繪圖數據發送給圖形引擎晶片的Displayer；圖形引擎晶片的Displayer根據依次接收到繪圖數據顯示圖形。
從上述方案可以看出，本發明在現有技術的圖形引擎晶片內部，增加了n路接收和處理繪圖指令的處理通道以及增加了仲裁器。本發明還在圖形引擎晶片所要執行的繪圖指令中增加時間間隔控制信息，使繪圖指令分別發送到圖形引擎晶片中相應的處理通道中；相應處理通道中的調度器(Sequencer)根據該繪圖指令攜帶的時間間隔控制信息確定執行該繪圖指令的時間點，等到該繪圖指令執行的時間點到時後發送給仲裁器；由仲裁器再根據所發送該繪圖指令的處理通道優先級別高低確定何時由GE執行該繪圖指令。這樣，就可以由集成電路中的處理器發送完成本次繪圖過程中的多個繪圖指令，從而減少集成電路中的處理器響應圖形引擎晶片的頻次，提高集成電路中的處理器的工作效率。
由於本發明由圖形引擎晶片中的Sequencer來控制圖形引擎晶片執行各個繪圖指令的時間，由仲裁器控制是否執行在相應的時間點上執行繪圖指令，從而使圖形引擎晶片繪圖的時刻精度不需要取決於集成電路中的處理器響應時間，提高繪圖的時刻精度。
更進一步地，由於本發明提供的圖形引擎晶片具有多個處理通道，從而可以並行處理所接收到的繪圖指令。
圖1為現有技術的圖形引擎晶片的結構圖；圖2為現有技術應用圖形引擎晶片的方法流程圖；圖3為本發明的圖形引擎晶片的結構圖；圖4為本發明應用圖形引擎晶片的方法流程圖；圖5為本發明的具有兩路並髮式的圖形引擎晶片的結構圖。
具體實施例方式
為了使本發明的目的、技術方案和優點更加清楚明白，以下舉具體實施例並參照附圖，對本發明進行進一步詳細說明。
本發明提供的圖形引擎晶片的結構圖如圖3所示，該圖形引擎晶片包括GE CMD FIFOa300、GE CMD FIFOb301、GE CMD FIFOn302、Sequencera303、Sequencerb304、Sequencern305、仲裁器306、GE101、DisplayMemory102、Display Controller103、Displayer104、GE Memory105和DMA控制器106。其中，GE CMD FIFOa300和Scquencera303、GE CMD FIFOb301和Sequencerb304、GE CMD FIFOn302和Sequencern305分別相連後，GECMD FIFOa300、GE CMD FIFOb301和GE CMD FIFOn302的另一端連接在集成電路中的處理器上，Sequencera303、Sequencerb304、和Sequencern305的另一端連接在仲裁器306的一端上；仲裁器306的另一端、GE101、DisplayMemory102、Display Controller103和Displayer104依次相連。GE Memory105和DMA控制器106相連接後，GE Memory105的另一端連接到GE101上，DMA控制器106的另一端連接到Display Memory 102上。
這樣，GE CMD FIFOa300和Sequencera303、GE CMD FIFOb301和Sequencerb304、GE CMD FIFOn302和Sequencern305就形成了接收並處理繪圖指令的並列的n個處理通道。本發明可以分別設置並行的n個處理通道中的Sequencer具有不同的優先級別，從而可以由與n個Sequencer相連接的仲裁器306根據所確定的優先級別確定在同一時間點上首先執行哪一個Sequencer發送來的繪圖指令。
當進行繪圖過程時，集成電路中的處理器，如CPU給圖形引擎晶片發送多個攜帶有時間間隔控制信息的繪圖指令，多個繪圖指令會按照預先設置的策略發送到圖形引擎晶片中GE CMD FIFOa100、GE CMD FIFOb300和GE CMD FIFOn301的其中一個GE CMD FIFO；接收到繪圖指令的GE CMDFIFO存儲繪圖指令；與接收到繪圖指令的GE CMD FIFO相對應的Sequencer從該GE CMD FIFO提取繪圖指令，根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間；等到執行繪圖指令的時間到時，該Sequencer將繪圖指令發送給仲裁器；仲裁器按照同一時間點發送繪圖指令的Sequencer設置的優先級依次選擇最高優先級的Sequencer發送的繪圖指令，發送給GE101；GE101依次執行所接收到的繪圖指令，依次修改Display Memory102中的繪圖數據；Display Memory102依次存儲所修改的繪圖數據，通過DisplayController103的控制把所存儲的繪圖數據輸出給Displayer104；Displayer104根據接收到的繪圖數據顯示圖形。
本發明所述的預先設置的策略可以為按照當前圖形引擎晶片的各個GE CMD FIFO的剩餘存儲空間大小選擇繪圖指令要發送到的GE CMDFIFO；隨機選擇繪圖指令要發送到的GE CMD FIFO；或者根據要執行繪圖指令的優先級別將繪圖指令發送到相應優先級別的GE CMD FIFO中。
當GE101依次執行繪圖指令時，要進行大量的運算，這就需要GEMemory105對GE101中的數據進行緩存。
當Display Memory102和GE101之間需要傳輸大量繪圖數據的時候並且在GE101對繪圖數據處理的同時，也可以採用DMA控制器106控制繪圖數據的傳輸，使繪圖數據從GE Memory105、再通過DMA控制器106傳輸到Display Memory102中。這樣，就可以節省GE101在兩個Memory之間搬運數據的時間。
從圖3中可以看出，本發明在現有技術的圖形引擎晶片內部，增加了n路接收和處理繪圖指令的處理通道，n表示的數值為大於1的整數，每一路處理通道由GE CMD FIFO和Sequencer組成，每一路處理通道中的Sequencer都預先設置不同的優先級別。本發明還在現有技術的圖形引擎晶片內部增加了仲裁器，用於和n路接收和處理繪圖指令的處理通道相連接。
本發明在繪圖指令中攜帶了標識執行該繪圖指令時間點的時間間隔控制信息，以及可以攜帶執行該繪圖指令的優先級別，從而使繪圖指令可以根據其攜帶的優先級別發送到圖形引擎晶片中相應的處理通道中；相應處理通道中的Sequencer根據該繪圖指令攜帶的時間間隔控制信息確定執行該繪圖指令的時間點，等到該繪圖指令執行的時間點到時後發送給仲裁器；由仲裁器再根據所發送該繪圖指令的處理通道優先級別高低確定何時由GE執行該繪圖指令。這樣，就可以由集成電路中的處理器發送完成本次繪圖過程中的多個繪圖指令，從而減少集成電路中的處理器響應圖形引擎晶片的頻次，提高集成電路中的處理器的工作效率。更由於本發明由圖形引擎晶片中的Sequencer來控制圖形引擎晶片執行各個繪圖指令的時間，由仲裁器控制是否執行在相應的時間點上執行繪圖指令，從而使圖形引擎晶片繪圖的時刻精度不需要取決於集成電路中的處理器響應時間，提高繪圖的時刻精度。更進一步，由於本發明提供的圖形引擎晶片具有多個處理通道，從而可以並行處理所接收到的繪圖指令。
圖4為本發明應用圖形引擎晶片的方法流程圖，其具體步驟為
步驟400、集成電路中的處理器按照預先設置的策略確定本次發送繪圖指令的處理通道，將攜帶有時間間隔控制信息的繪圖指令發送給所確定處理通道中的GE CMD FIFO。
本發明所述的時間間隔控制信息可以為執行繪圖指令的時間點。
步驟401、步驟400所述的GE CMD FIFO接收該繪圖指令並存儲。
步驟402、與GE CMD FIFO相對應的Sequencer提取該繪圖指令，根據繪圖指令攜帶的時間間隔控制信息確定繪圖指令執行的時間點。
步驟403、步驟402所述的Sequencer判斷繪圖指令執行的時間點是否到時，如果是，執行步驟404；否則，返回步驟403。
步驟404、步驟402所述的Sequencer將繪圖指令發送給仲裁器。
步驟405、仲裁器根據同一時間點上發送繪圖指令的Sequencer優先級高低確定依次執行的繪圖指令，將繪圖指令按照執行的先後順序依次發送給GE。
步驟406、GE依次執行所接收到的繪圖指令，按照繪圖指令依次修改Display Memory所保存的繪圖數據。
當圖形引擎晶片的GE101執行該繪圖指令時，要進行大量的運算，這就需要圖形引擎晶片的GE Memory對圖形引擎晶片的GE中的數據進行緩存。
步驟407、Display Memory存儲修改後的繪圖數據，通過DisplayController把所存儲的繪圖數據輸出給Displayer。
步驟408、Displayer根據接收到的繪圖數據顯示圖形。
當圖形引擎晶片執行完所發送的所有繪圖指令後，可以向集成電路中的處理器發送獲取繪圖指令的請求，集成電路中的處理器響應圖形引擎晶片，給圖形引擎晶片多路處理通道中的GE CMD FIFO再次發送多個繪圖指令，圖形引擎晶片再次按照圖4所述的過程執行。這樣，集成電路中的處理器可以大大降低響應圖形引擎晶片的頻次。
由於繪圖指令隊列中的每個繪圖指令都攜帶有時間間隔控制信息，Sequencer300根據該繪圖指令隊列中每個繪圖指令攜帶的時間間隔控制信息確定每個繪圖指令執行的時間點。因此，圖形引擎晶片可以精確的控制整個繪圖過程中的繪圖時刻。
動畫是由一組圖形畫面定時播放形成的，本發明的圖形引擎晶片的結構非常適合應用在動畫的播放。當在動畫播放的同時需要顯示其他圖形信息時，就需要實現並髮式繪圖。以下舉具體實施例說明本發明提供的圖形引擎晶片在移動多媒體設備中的應用，使用本發明提供的方法實現動畫播放。
在移動多媒體設備中，移動多媒體設備的處理器任務通常很多，無法再應付圖形處理，所以需要增加圖形引擎晶片應付圖形處理。本實施例採用兩路並發的圖形引擎晶片，其結構圖如圖5所示，該圖形引擎晶片包括GECMD FIFO1500、GE CMD FIFO2501、Sequencer1502、Sequencer2503、仲裁器306、GE101、Display Memory102、Display Controller103、Displayer104、GE Memory105和DMA控制器106。其中，GE CMD FIFO1500和Sequencer1502、GE CMD FIFO2501和Sequencer2503分別相連後，GE CMDFIFO1500和GE CMD FIF02501的另一端連接在集成電路中的處理器上，Sequencer1502和Sequencer2503的另一端連接在仲裁器306的一端上；仲裁器306的另一端、GE101、Display Memory102、Display Controller103和Displayer104依次相連。GE Memory105和DMA控制器106相連接後，GEMemory105的另一端連接到GE101上，DMA控制器106的另一端連接到Display Memory102上。
當移動多媒體設備進行動畫播放時，動畫播放可以看作是依次按照設定的時間執行了多個繪圖命令。假設Sequencer1502的優先級低於Sequencer2503，並且本實施例利用GE CMD FIFO1500和Sequencer1502構成的處理通道進行動畫播放的繪圖命令，這時在進行播放動畫的同時需要在Displayer104顯示其他信息，如字幕等等。則整個過程為首先，移動多媒體設備的處理器將本次執行動畫播放的繪圖指令攜帶時間間隔控制信息後，即攜帶時間戳後發送給圖形引擎晶片中的GE CMD FIFO1500，將用於顯示其他信息的繪圖指令攜帶時間間隔控制信息後發送給圖形引擎晶片中的GECMD FIFO1501；其次，圖形引擎晶片的Sequencer1502根據本次執行動畫播放的繪圖指令攜帶的時間間隔控制信息確定該繪圖指令執行的時間點，等待該繪圖指令執行的時間到時後，將該繪圖指令發送到仲裁器306中，同時，圖形引擎晶片的Sequencer2503根據用於顯示其他信息的繪圖指令攜帶的時間間隔控制信息確定該繪圖指令執行的時間點，等待該繪圖指令執行的時間到時後，將該繪圖指令發送到仲裁器306中；再次，仲裁器306在同一時間點接收到本次執行動畫播放的繪圖指令和用於顯示其他信息的繪圖指令後，確定發送本次執行動畫播放的繪圖指令的Sequencer1502優先級低於發送用於顯示其他信息的繪圖指令的Sequencer2503，則先將用於顯示其他信息的繪圖指令發送給GE101後，再將本次執行動畫播放的繪圖指令發送給GE101；再次，GE101依次執行接收到的該繪圖指令，將處理後的繪圖數據保存在Display Memory102；最後，Display Memory102通過DisplayController103控制所保存的繪圖數據在Displayer104中以圖形的形式顯示出來。
這樣，當圖形引擎晶片中的Sequencer中的繪圖指令出現衝突時，圖形引擎晶片中的仲裁器可以根據Sequencer的優先級確定先執行哪一個Sequencer發送的繪圖指令。
本發明所述的圖形引擎晶片可以應用在計算機、個人數字助理(PDA)、移動終端等具有Displayer並且需要繪圖處理的電子設備上。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所做的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種圖形引擎晶片，該晶片包括圖形處理引擎GE、顯示存儲區DisplayMemory、顯示控制器Display Controller和顯示器Displayer依次相連，其特徵在於，該晶片還包括一個以上的繪圖命令緩衝區GE CMD FIFO和一個以上的調度器Sequencer分別相連構成的一個以上的處理通道，以及分別與一個以上的處理通道的Sequencer端相連的仲裁器，該仲裁器的另一端與GE相連，該一個以上的處理通道的GE CMD FIFO端分別和集成電路中的處理器相連，其中，各個處理通道的GE CMD FIFO接收集成電路中的處理器發送的攜帶時間間隔控制信息的繪圖指令並存儲；各個處理通道的Sequencer提取所對應的GECMD FIFO所存儲的繪圖指令，根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間，在繪圖指令執行時間到時時將繪圖指令發送給仲裁器；仲裁器根據預先設定的各個處理通道的Sequencer優先級高低確定執行繪圖指令的順序，按照確定的順序依次將繪圖指令發送給GE；GE執行接收到的繪圖指令，修改Display Memory當前所存儲的繪圖數據；Display Memory存儲所修改的繪圖數據，通過Display Controller將所存儲的繪圖數據發送給Displayer；Displayer根據繪圖數據顯示圖形。
2.如權利要求1所述的晶片，其特徵在於，該晶片還包括與GE相連接的圖形處理引擎存儲區GE Memory，用於對GE執行繪圖指令時產生的繪圖數據進行緩存。
3.如權利要求2所述的晶片，其特徵在於，該晶片還包括直接存儲器DMA控制器，該DMA控制器連接在GE Memory和Display Memory之間，用於在GE對繪圖數據處理的同時，控制傳輸GE Memory和Display Memory之間的繪圖數據。
4.一種權利要求1所述圖形引擎晶片的應用方法，其特徵在於，該方法包括A、集成電路中的處理器給圖形引擎晶片發送攜帶了時間間隔控制信息的繪圖指令；B、所述圖形引擎晶片根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間；C、等待執行繪圖指令的時間到時時，圖形引擎晶片判斷在一個時間點上是否有一個以上的繪圖指令要執行，如果是，執行步驟D，否則，執行繪圖指令；D、圖形引擎晶片確定繪圖指令的優先級，按照優先級順序依次執行繪圖指令。
5.如權利要求5所述的應用方法，其特徵在於，所述時間間隔控制信息為時間戳。
6.如權利要求5所述的應用方法，其特徵在於，步驟B所述確定執行繪圖指令的時間的過程為圖形引擎晶片的Sequencer根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間。
7.如權利要求5所述的應用方法，其特徵在於，步驟C所述執行繪圖指令的過程為在繪圖指令執行時間到時時圖形引擎晶片的Sequencer將繪圖指令發送給圖形引擎晶片的仲裁器；圖形引擎晶片的仲裁器將繪圖指令發送給圖形引擎晶片的GE；圖形引擎晶片的GE執行接收到的繪圖指令，修改圖形引擎晶片的DisplayMemory當前所存儲的繪圖數據；圖形引擎晶片的Display Memory存儲所修改的繪圖數據，通過圖形引擎晶片的Display Controller將所存儲的繪圖數據發送給圖形引擎晶片的Displayer；圖形引擎晶片的Displayer根據繪圖數據顯示圖形。
8.如權利要求5所述的應用方法，其特徵在於，在繪圖指令中還攜帶了該繪圖指令的優先級，步驟D所述確定繪圖指令的優先級的過程為圖形引擎晶片根據繪圖指令攜帶的優先級確定該繪圖指令的優先級。
9.如權利要求5所述的應用方法，其特徵在於，步驟D所述確定繪圖指令的優先級的過程為圖形引擎晶片根據繪圖指令所在圖形引擎晶片中的處理通道優先級高低確定繪圖指令的優先級。
10.如權利要求5所述的應用方法，其特徵在於，步驟D所述按照優先級順序依次執行繪圖指令的過程為在繪圖指令執行時間到時時圖形引擎晶片的Sequencer將繪圖指令發送給圖形引擎晶片的仲裁器；圖形引擎晶片的仲裁器按照優先級順序依次將繪圖指令發送給圖形引擎晶片的GE；圖形引擎晶片的GE依次執行接收到的繪圖指令，依次修改圖形引擎晶片的Display Memory當前所存儲的繪圖數據；圖形引擎晶片的Display Memory依次存儲所修改的繪圖數據，通過圖形引擎晶片的Display Controller將依次所存儲的繪圖數據發送給圖形引擎晶片的Displayer；圖形引擎晶片的Displayer根據依次接收到繪圖數據顯示圖形。
全文摘要
一種圖形引擎晶片及其應用方法，該圖形引擎晶片包括各個處理通道的GE CMD FIFO接收集成電路中的處理器發送的攜帶時間間隔控制信息的繪圖指令並存儲；各個處理通道的Sequencer提取所對應的GE CMD FIFO所存儲的繪圖指令，根據繪圖指令攜帶的時間間隔控制信息確定執行繪圖指令的時間，在繪圖指令執行時間到時時將繪圖指令發送給仲裁器；仲裁器根據預先設定的各個處理通道的Sequencer優先級高低確定執行繪圖指令的順序，按照確定的順序依次將繪圖指令發送給GE；GE執行接收到的繪圖指令，修改Display Memory當前所存儲的繪圖數據；Display Memory存儲所修改的繪圖數據，通過Display Controller將所存儲的繪圖數據發送給Displayer；Displayer根據繪圖數據顯示圖形。
文檔編號H01L21/70GK1649131SQ200510053560
公開日2005年8月3日 申請日期2005年3月8日 優先權日2005年3月8日
發明者金傳恩, 戴春泉 申請人:北京中星微電子有限公司