高解析度數字控制調諧電路元件的製作方法

2023-06-21 06:12:41 2

專利名稱：高解析度數字控制調諧電路元件的製作方法
技術領域：
本發明涉及一種調諧電路，特別是涉及一種位於集成電路上的數字調 諧電路。
背景技術：
數字調諧電路被廣泛使用於數據與語音通訊的應用上。基於許多考慮，
如便攜性、可靠性、成本等，數字調諧電路是單片(monolithic)集成電路 中較被喜歡採用的元件之一。數字調諧電路包含有許多調諧元件，如電 容、電感及一些可用於調整頻率的電路元件。 一單片集成電路上能具備有 多少數量的特殊電路元件，是依據工藝技術所能達到的最小線寬(minimum feature size )來決定的，如CMOS及BIPOLAR等。然而，目前工藝技術 所能達到的最小線寬，通常被蝕刻(etching)及微影(lithographic)等工藝 的精確度所局限。當 一電路元件被用來作為 一通訊系統中的數字控制調諧 電路元件時，則系統的調諧解析度將受限於調諧電路元件的最小值 (minimum value )。換言之，現有的數字控制調諧電路元件的最小線寬將決 定了該系統的調諧解析度。
此外，刊載於「 IEEE Journal of Solid State Circuits, pp. 2203-2211， Nov. 2005 J，其標題為"A Digital CMOS Process for Mobile Phones Bipolar",其內 容有針對上述現象進行討論，故列出以供參考。

發明內容
本發明目的之一，在於解決上述現有技術所遭遇的問題。 本發明的 一 實施例揭示了應用於 一調諧電路的 一種調諧元件。該調諧 元件包含一第一電路元件及一第二電路元件。該第一電路元件接收一第一 數字控制輸入信號，該第一電路元件於該第一數字控制輸入信號為一第一 邏輯值時產生一第一值，該第一電路元件於該第一數字控制輸入信號為一 第二邏輯值時產生一第二值，該第一與第二值為二進位且彼此互補；該第二電路元件接收一 第二數字控制輸入信號，該第二電路元件於該第二數字 控制輸入信號為該第一邏輯值時產生一第三值，該第二電路元件於該第二 數字控制輸入信號為該第二邏輯值時產生一第四值，該第一與第二數字控 制輸入信號為二進位且彼此互補，其中，該第一值與該第四值的和相異於 該第二值與該第三值的和。
本發明的 一 實施例揭示了 一種調諧方法，適用於 一單片集成電路上的 一調諧元件，包含有下列步驟接收一第一數字控制輸入信號及依第二數 字控制輸入信號，該第一與第二數字控制輸入信號為二進數編碼，且彼此
為互補；當該第一數字控制輸入信號為一第一邏輯值時，產生一第一值與
一第四值，該第 一值是由接收該第 一數字控制輸入信號的 一第 一型態的電 路元件所產生，該第四值是由接收該第二數字控制輸入信號的一第二型態
的電路元件所產生，且該第一值與該第四值被合併作為一第一輸出；當該 第二數字控制輸入信號為該第一邏輯值時，產生一第二值與一第三值，該 第二值是由接收該第一數字控制輸入信號的該第一型態的電路元件所產 生，該第三值是由接收該第二數字控制輸入信號的該第二型態的電路元件 所產生，其中該第一值與該第四值的和與該第二值與該第三值的和相異， 且該第二值與該第三值被合併作為 一第二輸出；當該第 一數字控制輸入信 號為該第 一邏輯值時，提供該第 一輸出至位於 一單片集成電路上的 一調諧 電路；以及，當該第一數字控制輸入信號為一第二邏輯值時，提供該第二 輸出至位於該單片集成電路上的該調諧電路，該第一與第二邏輯值為二進 位編碼JU皮此互補。


圖1為本發明的單片集成電路的一實施例的功能方塊的的示意圖。 圖2為本發明的調諧電路元件的 一 實施例的功能方塊的示意圖。 圖3為圖2的調諧電路元件為並聯耦接的一實施例的示意圖。 圖4為圖2的調諧電路元件為串聯耦接的一實施例的示意圖。 圖5為本發明的調諧電路元件產生控制信號的第一實施例的示意圖。 圖6為本發明的調諧電路元件產生控制信號的第二實施例的示意圖。 圖7為本發明的調諧電路元件產生控制信號的第三實施例的示意圖。 圖8為本發明的調諧電路元件的另 一實施例的功能方塊的示意圖。
62009 圖9為圖8的調諧電路中的變容器的結構示意圖。
圖10為本發明的調諧電路元件的另 一 實施例的結構示意圖。
附圖符號說明
100 110
120、 120A、 120B
121、 122、 141、 142、 143、 144、 571、 572、 601、 602
501
502 551
573、 574 603
611、 612
F 、 廠
Si、 S2、 S3、 …、Sn L)、 L2、 L3、 …、Ln
—c,、5、5、52、…、 &、 c2,"—,
MO、 Ml、 M2、 M3、 M4
集成電路 調諧電路 調諧電^各元件 節點
三角積分調製器
二進位碼至溫度計碼解碼器
不匹配成形電^各
變容器
電流源
電流源陣列
控制電壓
S型態電^各元件
L型態電^各元件
控制信號
電晶體
具體實施例方式
說明書中所例示本發明的多個實施例，皆為本發明的較佳實施例，其 目的用於說明本發明可以許多方式來加以實施以及非用來限定本發明實施 的範圍。換言之，本領域的技術人員可藉由這些實施例的描述而得知本發 明的細節，故在此不再贅述。
本發明的實施例顯示出能在一集成電路上實現具高解析調諧電路元件 度的優點。請參閱「圖1」，「圖1」為本發明的集成電^各100的一實施例的 功能方塊的示意圖。集成電路100包含有一調諧電路110,而調諧電路110包含有用以進行頻率調諧的電路元件，如數字控制振蕩器。調諧電路元 件120包含有被調諧電路110用來進行頻率調諧的電路元件，如變容器 及電流源等。
調諧電路110與調諧電路元件120皆是實現於集成電路100的同 一基底 (substrate)上。舉例來說，調諧電路110與調諧電路元件120可實現於同 一顆晶粒(die)上，由於此為本領域的的技術人員所悉知，故不再贅述。 此外，本發明的實施例所揭示的調諧電路元件，皆可容易地實現於一單片 集成電路上。
請參閱「圖2」，「圖2」為本發明的調諧電路元件120的一實施例的功 能方塊的示意圖。如圖中所示，調諧電路元件120包含有一 S型態電路元 件(標示為S)及一L型態電路元件(標示為L)。 S型態電路it^牛接收一 數字控制信號E,， L型態電路元件接收一數字控制信號C,。信號^,及G,為 二進位且彼此互補(complement),亦即，當^,為1時，C,為0,而當G為 1時，則5,為0。
於一實施例中，當^,為1時，則S型態電路元件具有一數值S一當5
一為0時，則S型態電路元件具有一數值S。ff。當C,為1時，則L型態電路元
件具有一數值L一當C,為0時，則L型態電路元件具有一數值L。ff。此外，
將S型態電路元件及L型態電路元件的數值結合起來，即為調諧電路元件 12。所具有的數值。因此，一於「，2」中所例示的調，皆電路元件、120所具有
由於信號5,及C,為二進位且彼此互補，則調諧電'路元件120可經由節 點121、 122而輸出兩種輸出信號，亦即， 一第一輸出信號及一第二輸出信 號。當^,為一第一邏輯值(如5,為l)時，則該第一輸出信號包含有數
值S。ff及數值L。n;當5,為一第二邏輯值(如5為0)時，則該第二輸出
信號包含有數值S加及數值L。ff。該第一與第二邏輯值為二進位編碼，且為 4皮jt匕i才卜。
於一實施例中，理論上，數值S。n與數值L。n本質上為相同，但實際上， 數值L。n稍大於數值S。n,舉例來說，數值L。n至多為數值S。n的l.2倍。相 同地，於理論上，數值S。ff與數值L。ff本質上為相同，但實際上，數值L。ff
稍大於數值S。ff,舉例來說，數值L。ff至多為數值S。ff的1.2倍。數值S。n與 數值L。n的差及數值S。n與數值L。n的差都越小時，則調諧解析度就越好。此
外，數值S。ff與數值L。n的和不同於數值S。n與數值L。ff的和。
調諧電^^各元件120的輸出具有一電路元件的特性，如電容、電阻、電感及電流源等。舉例來說，當調諧電路元件120的輸出需具備有電容的
特性時，調諧電路元件120即能提供一電容的特性以供使用，同樣地，當
輸出需具備有電阻、電感或電流源的特性時，調諧電路元件120即能提供
一電阻、電感或電流源的特性以供使用。調諧電路元件120可經由節點121、
122而耦接於一調諧電路。
於一較特殊的例子裡，S型態電路元件與L型態電路元件各包含有一電 容。於此一例子中，當^,為1時，S型態電路元件提供lfF大小的電容值，
而當5為0時，則S型態電路元件提供0.2fF大小的電容值。同樣地，當G,
為1時，L型態電路元件提供l.lfF大小的電容值，而當G,為0時，則L型
態電路元件提供0.25ff大小的電容值。承上所知，於此，當G,為1時，調
諧電路元件120提供1.3fF大小的電容值(1.1fF+0.2fF),而當G為O時，
則調諧電路元件120提供1.25fF大小的電容值(lfF+0.25fF)。因此，此可 提供0.05fF的解析度(1.3fF+1.25fF)。
於r圖2」中所例示的本發明的調諧電路元件120,僅具有一對電路元
件，亦即，一 S型態電路元件及一 L型態電路元件。 一般來說，調諧電路
元件120包含有n個S型態電路元件及n個L型態電路元件。若n個控制
輸入信號C,中的m個為1 (二進位編碼)時，調諧電路元件120中的所有
S型態電路元件與L型態電路元件的電路值的和為
rr(S。n + Loff) + m.(Lon + Soff— Loff - Son) (1)
式(l)中的n'(S。n + L。ff)表示一共同項，(L。n + S。ff- L。ff- S加)表示調諧電路
元件120的解析度。由此可得知，解析度為電路元件的兩種可能狀態((L。n
+ S。ff)、 (L。ff+S。n))的電路值間的差值。此差值受工藝中的微影技術的影響。
換言之，調諧電路元件的分辨卑受工藝技術中一元件的最小增量的影響， 而不是工藝技術中可達到的最小特性尺寸的影響。
值得注意的是， 一元件的最小增量(minimal increment)遠小於該元件 最小的特性尺寸(feature size )。因此，本發明所例舉的實施例，其數字控 制調諧電路元件皆具有很高的解析度。因為調諧電路元件的解析度受限於 元件的最小增量，而非受限於其最小特性尺寸，因此， 一尺寸較大的元件 亦可被使用。相較有益的是，具有較大尺寸的電路元件的電路，其電路特 性的變化越少，因此，具有較大尺寸電路元件的電路，其感應噪聲能量 (induced noise power )也就越小。r圖3」為顯示n個調諧電路元件120為並聯耦接的一實施例的示意圖，亦 即，有n個S型態電路元件及n個L型態電路元件以並聯方式耦接在一起。 如圖所示，因為有n個S型態電路元件(亦即，S,、 S2、...及Sn),故可接 收對應n個數字控制信號5 (亦即，5,、 52、...及5J;同樣地，因為有
n個L型態電路元件(亦即，L,、 L2、...及Ln)，故可接收對應n個數字控 制信號C,(亦即，C, 、 C2、...及C");且此n個S型態電路元件及n個L 型態電路元件可耦接於節點141、 142。舉例來說，「圖3」所示的電路，可 作為一具高解析度電容的調諧電路，而這使得其為一具高頻率調諧的調諧電路。
請參閱r圖4」，「圖4」為顯示n個調諧電路元件120為串聯耦接的一 實施例的示意圖，亦即，有n個S型態電路元件及n個L型態電路元件以 串聯方式耦接在一起。如圖所示，第一對電路元件S，、 L，串聯耦接於第二 對電路元件S2、 L2，而第二對電路元件S2、 L2串聯耦接於第三對電路元件 S3、 L3,如此依序串聯耦接下去，最後，可通過節點141、 142與其他電路 相耦接。
於此，數字控制信號^,、 G,可以各種方式來產生，而這並不會減損本
發明的價值。舉例來說，信號G,可藉由一調諧電路產生以調整相對應調諧
電路元件的輸出，或是通過一反相器來將信號G,.轉換成信號E,。儘管本發
明的調諧電路元件能提供高解析度，但在許多應用上，數字控制信號的分 辨率遠超過調諧電路元件的解析度。於這些應用中的一較佳應用實施例， 數字控制信號的解析度被預先處理以符合調諧電路元件的解析度而達到全 部調諧解析度的最小耗損(loss)。
r圖5」為本發明的調諧電路產生控制信號的第一實施例的示意圖。一
高解析度數字控制輸入信號包含有用以控制 一 調諧電路元件的 一 多位
(multi-bit)數位訊號。 一時鐘驅動三角積分調製器501接收該高解析度數 字控制輸入信號，以產生一 m位二進位編碼信號。時鐘驅動三角積分調製 器501可使用均時機制(time-averaged mechanism )來降低該高解析度數字 控制輸入信號的解析度。舉例來說，三角積分調製器501可以一平均值
(average value)來產生一高速率(high-rate) m位二進位編碼信號，其中 該平均值等於適用於控制一調諧電路元件的一低速率(low-rate)高解析度 數字控制輸入信號。如「圖5」所示，三角積分調製器501所輸出的m位 二進位數位訊號，可提供給一 二進位碼至溫度計碼解碼器
(binary-to-theraiometer decoder) 502，以產生多個控制輸入信號(~C2,,._,)。 一般說來，二進位碼至溫度計碼解碼器是用以轉換一二進位編碼m 位信號為一 (2m-l )位溫度計碼編碼信號。二進位碼至溫度計碼解碼器502 的輸出可作為 一調諧電路元件的數字控制輸入信號。
r圖6」為本發明的調諧電路產生控制信號的第二實施例的示意圖。一 不匹配成形電路(mismatch shaping circuit) 551 4妄收一 m位二進位編碼信 號，以產生多個控制輸入信號(C, ~ C2,,.—,)。不匹配成形電路551可增加 線性度(linearity),並可整形不同頻帶的不匹配噪聲。不匹配成形電路551 的輸出可作為 一調諧電路元件的數字控制輸入信號。
r圖7」為本發明的調諧電路產生控制信號的第三實施例的示意圖。三 角積分調製器501接收一高解析度數字控制輸入信號，以產生如「圖5」所 示的該m位二進位編碼信號。與r圖5」不同的是，該m位二進位編碼信 號是作為「圖7」所示的不匹配成形電路551的輸入。r圖7」所示的不匹 配成形電路551的輸出可作為 一調諧電路元件的控制輸入信號。
如上所知，本發明的調諧電路元件可以各種方式來實現，且不會損及 本發明的優點。
r圖8」為本發明的調諧電路元件120A的另一實施例的功能方塊的示 意圖。調諧電路元件120A中可包含有n對相同的S型態電路元件與L型態 電路元件，而「圖8」所示的例子中只有一對S型態電路元件與L型態電路 元件。
如r圖8」所示的例子，S型態電路元件包含有一變容器(varator) 574 (亦被標示為CS1),而L型態電路元件包含有一變容器573 (亦被標示為 Cu)。如前所述，S型態電路元件與L型態電路元件可分別藉由數字控制輸
入信號5。 G來控制。當數字控制輸入信號C,為1 (二進位編碼)時，變 容器573與變容器574分別具有電容值C,加及Cs 。ff。當數字控制輸入信號 G為0(二進位編碼)時，變容器573與變容器^74分別具有電容值C^。ff
及C^。n。數字控制輸入信號5用以控制變容器574產生一控制電壓^，而
數字控制輸入信號d用以控制變容器573產生一控制電壓^ 。電容值(C,—。n + CS—off)大於電容值(CLoff+Cs^)。
r圖9」為本發明的變容器573、 574的結構示意圖。如圖所示，變容 器573、 574是以建構在P型基底的MOS電晶體來實誕。控制電壓^、 ^ 可被施行於一由n型阱(well)所形成的n+摻雜擴散區(n+doped diffusion region)上，藉以改變擴散區與相對應多晶矽(polysiiicon )柵極間的電容
li大小。將節點571、 572耦接於多晶矽柵極，讓調諧電路藉由調控擴散區與
相對應多晶矽柵極間的電容來調諧頻率。
請再參考「圖8」，電容值C…、d—。ff分別等於a(W!丄i)、 P(W,'L,)，其 中W,與L,分別為變容器573的通道寬度與通道長度。於此例中，變數a、 f3為一常數值。同樣地，電容值Cs—。n、 Cs—。ff分別等於a(Ws.Ls)、 (3(WS'LS), 其中Ws與Ls分別為變容器574的通道寬度與通道長度。因此，調製電路元 件120A的解析度為(a-卩)'(WrL廣Ws丄s)。於一特殊的情況下(i,e.L^Ls)， 解析度為(a - (3)丄r(W, - Ws)，且受限於電晶體的最小寬度增量及最小通道長 度。於一特殊的情況下(i.e. W^WJ，解析度為(a-卩》W「(I^-Ls),且受限 於電晶體的最小寬度增量及最小通道長度。相較只下，現有調諧電路元件 的最小解析度為(a - ，)' Wmin'Lmin,其中Wmm與L誦分別為現有電晶體的最 小通道寬度與通道長度。
r圖10」為本發明的調諧電路元件120B的另一實施例的結構示意圖。 調諧電路元件120B為r圖2」所示的調諧電路元件120的一特殊實施例。 調諧電路元件120B的一例示為可包含有n對相同的S型態電路元件與L型 態電路元件，而r圖10」所示的例子中只有一對S型態電路元件與L型態 電路元件。
調諧電路元件120B包含有一電流源陣列，標示為611及612。如「圖 IOJ所示，L型態電路元件可為一電流源612 (標示為Iu ),其中，電流源 612的電流值是藉由電晶體MO、 M2來鏡射電流源603的電流值而得。控 制輸入信號G藉由控制一電晶體M4,來致能或禁能電晶體M2上的電流。 同樣地，S型態電路元件可為一電流源611,標示為151,其中，電流源611 的電流值是藉由電晶體MO、 Ml來鏡射電流源603的電流值而得。控制輸 入信號g藉由控制一電晶體M3,來致能或禁能電晶體Ml上的電流。
當控制輸入信號d為1 (二進位編碼)時，電流源612為ON,且提供 一大小為k'(W^L)的電流，其中W!與L分別為電晶體M2的通道寬度及通 道長度，而k為一常數，此時，電流源611為OFF。
當控制輸入信號(^為0 (二進位編碼)時，電流源611為ON,且提供 一大小為k'(Ws/L)的電流，其中Ws與L分別為電晶體Mi的通道寬度及通 道長度，此時，電流源612為OFF。承上可知，對於電晶體M0、 M1及M2 的相同通道長度，調諧電路元件120B的電流解析度可為(W,-Ws)/L,其中，W,、 Ws受限於電晶體Ml、 M2使用現有工藝技術可達到的最小寬度增量。
以上所述僅為本發明的較佳實施例，凡依本發明的權利要求所做的均 等變化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1. 一種調諧元件，應用於一調諧電路，包含有一第一電路元件，接收一第一數字控制信號，該第一電路元件於該第一數字控制信號為一第一邏輯值時產生一第一值，該第一電路元件於該第一數字控制信號為一第二邏輯值時產生一第二值，該第一與該第二值彼此互補；以及一第二電路元件，接收一第二數字控制信號，該第二電路元件於該第二數字控制信號為該第一邏輯值時產生一第三值，該第二電路元件於該第二數字控制信號為該第二邏輯值時產生一第四值，該第一與該第二數字控制信號彼此互補；其中，該第一值與該第四值的和相異於該第二值與該第三值的和。
2. 如權利要求1所述的調諧元件，其中該第一與第二電路元件各包含 一變容器。
3. 如權利要求1所述的調諧元件，其中該第一與第二電路元件各包含 一電流源。
4. 如權利要求1所述的調諧元件，其中該第三值至多為該第二值的1.2倍。
5. 如權利要求1所述的調諧元件，其中該第一、第二、第三與第四值 各包含一電容值。
6. 如權利要求1所述的調諧元件，其中該第一數字控制信號是由一溫 度計碼解碼器而產生。
7. 如權利要求6所述的調諧元件，其中該溫度計碼解碼器依據一二位 編碼信號產生該第一數字控制信號，而該二位編碼信號是由一三角積分調製器而產生。
8. 如權利要求1所述的調諧元件，其中該第一數字控制信號是由一不 匹配成形電路產生。
9. 如權利要求8所述的調諧元件，其中該不匹配成形電路接收源自於 一三角積分調製器的一 二位編碼信號。
10. —種調諧方法，適用於一集成電路上的一調諧元件，包含有下列步驟接收一第一數字控制信號及一第二數字控制信號，該第一與該第二數 字控制信號彼此為互補；當該第一數字控制信號為一第一邏輯值時，產生一第一值與一第四值， 該第 一值是由接收該第 一數字控制信號的 一第 一 電路元件所產生，該第四 值是由接收該第二數字控制信號的一第二電路元件所產生，且該第一值與該第四值被合併作為 一第 一輸出；當該第二數字控制信號為該第一邏輯值時，產生一第二值與一第三值， 該第二值是由接收該第 一數字控制信號的該第 一 電路元件所產生，該第三 值是由接收該第二數字控制信號的該第二電路元件所產生，其中該第一值 與該第四值的和與該第二值與該第三值的和相異，且該第二值與該第三值被合併作為一第二輸出；當該第 一數字控制信號為該第 一邏輯值時，提供該第 一輸出至位於一 集成電路上的一調諧電路；以及當該第一數字控制輸入信號為一第二邏輯值時，提供該第二輸出至位 於該集成電路上的該調諧電路，該第一與第二邏輯值彼此互補。
11. 如權利要求IO所述的調諧方法，其中該第一、第二、第三及第四 值各包含一電容值。
12. 如權利要求IO所述的調諧方法，其中該第一數字控制輸入信號是 由 一溫度計碼解碼器而產生。
13. 如權利要求IO所述的調諧方法，其中該第一與第二電路元件各包 含一變容器。
14. 如權利要求IO所述的調諧方法，其中該第一與第二電路元件各包 含一電流源。
15. —種電路，包含一第一電路，接收一第一數字控制信號及一第二數字控制信號，該第 一與第二數字控制信號彼此互補，該第一電路於該第一數字控制信號為一第一邏輯值時產生包含有一第一值與一第四值的和的一第一輸出，該第一 電闢於該第一數字控制信號為一第二邏輯值時產生包含有一第二值與一第 三值的和的一第二輸出，該第一輸出不同於該第二輸出；以及一調諧電路，於該第一數字控制信號為該第一邏輯值時通過該第一輸 出來調整一頻率，而於該第一數字控制信號為該第二邏輯值時通過該第二輸出來調整該頻率；其中，該第一電路位於一集成電路內。
16. 如權利要求15所述的電路，還包含一第二電路，接收一第三數字控制信號及一第四數字控制信號，該第 三與第四數字控制信號彼此互補，該第二電路於該第三數字控制信號為該第一邏輯值時產生一第三輸出，該第二電路於該第四數字控制信號為該第 二邏輯值時產生一第四輸出，且該第三輸出不同於該第四輸出。
17. 如權利要求16所述的電路，其中該第一電路並聯耦接於該第二電路。
18. 如權利要求16所述的電路，其中該第一電路串聯耦接於該第二電路。
19. 如權利要求15所述的電路，其中該第一電路包含多個變容器。
全文摘要
一種高解析度數字控制調諧電路元件，其為應用於一調諧電路的調諧電路元件，包含多個次元件。所述次元件依據數字輸入控制信號的邏輯值產生數值。該調諧電路元件可以變容器、電流源、以及其他施用於電路的元件來加以實現，並且，該調諧電路元件具有高解析度，且不受限於工藝技術中的最小特性尺寸。
文檔編號H03J5/14GK101488735SQ20091000254
公開日2009年7月22日 申請日期2009年1月16日 優先權日2008年1月17日
發明者謝鴻元 申請人:瑞昱半導體股份有限公司