基於e1的乙太網高效傳輸方法
2023-06-24 05:06:36
專利名稱：基於e1的乙太網高效傳輸方法
技術領域：
本發明涉及一種通信網絡傳輸方法，具體是基於E1的乙太網高效傳輸方法。
背景技術：
隨著Internet的普及和三網合一的深度發展，乙太網業務越來越成為主要 的傳輸業務。但是乙太網傳輸媒質及傳輸線路,與原有電信大量投資建設的TDM 業務有很大的區別；如何利用原有的網絡設備，使其承載新型業務，從而實現 原有國有資產的最大化利用，是一項重大的課題。
發明內容
本發明的目的是提供一種通信網絡傳輸方法的改進，該方法應能有效地利 用原有的網絡設備進行乙太網數據的高效傳輸，具有無需人工幹預、自動識別 可用線路、自動調整傳輸帶寬的特點。
本發明提供了的技術方案是基於E1的乙太網高效傳輸方法，依次按照以 下步驟實現 '
1) 檢測並確定目前有可以正常工作的E1鏈路；
2) 將接收到的乙太網數據，按照負載平均分配的原則，平均分配到當前可 用的El鏈路中，並按照HDLC幀格式封裝；
3) 通過TDM網絡，將E1數據傳送到遠端的接收設備；
4) 遠端的接收設備從各個E1鏈路恢復出HDLC幀數據；
5) 接收設備根據HDLC幀中的控制信息，將FrameID相通的淨荷放在一起， 並按照CHNID排序，根據Total Num判斷是否已經將該FrameID的所有分離通 道的HDLC幀都接收完畢並完成排序；
6) 將接收完整並完成排序的乙太網幀數據恢復後，通過MAC發送給以太 網設備，從而完成整個乙太網數據在E1鏈路上的傳送過程。
所述可以正常工作的El鏈路的方法是;基於HDB3編解碼電路先後檢測 El鏈路中的HDB3碼和HDLC同步字符，只有全部檢測正常該El鏈路才可使 用，並進行E1鏈路標號提交給負載平衡處理單元。
所述的HDLC幀格式是簡化的HDLC幀格式。
所述的HDLC幀格式是簡化的HDLC幀格式上加上3位元組的控制信息，以 實現E1鏈路序號自適應和鏈路自動調整的功能。
本發明充分利用了廣泛應用的通信網絡中的El線路為終端用戶提供了以太 網數據傳輸通道。該方法可自由捆綁1 8路甚至更多的El線路傳輸乙太網數據， 可以做到無需人工幹預，自動識別可用線路，並自動調整傳輸帶寬；可容忍各 個E1之間線路傳輸時延差達到128毫秒。可廣泛應用於鄉村，大樓，大型廠區 等地域以舊有線路來開展新型乙太網業務，以保護和最大化利用原有投資。是 一種充分利用原有設備投資提供新型業務的技術，具有很好的社會效益和效應。
圖1是本發明的發送側將負載平均分配以及接收側將負載重組的示意圖。
圖2是本發明的鏈路層數據幀格式示意圖。
圖3是FPGA設計模塊結構示意圖。
圖4是下行數據在SDRAM中的存放格式示意圖。
圖5是接收幀記錄表中的數據格式示意圖。
具體實施例方式
首先，要將捆綁的多路E1提供的線路帶寬最大化利用，關鍵的就是要在各 個El鏈路上平均分配負載。這裡必須先要檢測目前有哪些El鏈路是可以正常 工作的。第一層判斷是基於HDB3編解碼電路識別當前E1鏈路中是否有HDB3 碼在傳輸，如果沒有檢測到HDB3碼.，則直接判斷該E1鏈路不可用。如果能夠 正確檢測到HDB3碼，則再檢測鏈路層HDLC的同步字符，如果不能檢測到同
步字符，則同樣認為該El鏈路不可用。如果HDB3碼和HDLC同步字符均檢 測正常。則認為該E1鏈路可以使用。將所有可以使用的E1鏈路都檢測完後， 將這些E1鏈路編號，並提交給負載平衡處理單元，負載平衡處理單元將負載在 這些E1鏈路上平均分配(流量平衡處理)。這一識別過程是由電路自動實時的 檢測，所以可以快速的適應實際網絡環境中E1鏈路的動態變化，從而實現整個 負載平衡處理能夠動態實時調整。
本發明將乙太網包打散後，按字節將負載平均分配在每一個E1鏈路中傳輸， 然後在接收端重新組裝恢復原乙太網包。圖1以4路E1為例表示發送側如何將 負載平均分配以及接收側如何將負載重組。
接著就是如何在以比特流傳輸的El鏈路中恢復出以字節傳輸的並且帶有幀 格式的乙太網數據。本發明採用HDLC這一成熟簡單的數據鏈路層協議來解決 這一問題。為了提高有效淨荷的比例，這裡採用簡化的HDLC幀格式，即只採 用0x7E的定界Flag和5個連l插0的處理。同時，為了實現E1鏈路序號自適 應和鏈路自動調整的功能，在簡化的HDLC幀格式的基礎上，定義了一種新的 幀格式(如圖2所示)。該幀格式中，增加了3位元組的控制信息；並且
> CHNID: 4比特，表示捆綁傳送乙太網負載的E1鏈路的序號，由發送端 根據E1鏈路的狀態自動計算並填充；
> Total Num: 4比特，表示捆綁傳送乙太網負載的El鏈路總數量，由發送 端根據E1鏈路的狀態自動計算並填充；
> FrameID: 12比特，分配到當前HDLC幀的乙太網幀編號。由發送側自 動生成並填充，在接收端，將FmmeID號相同的HDLC幀數據一起重組， 恢復出完整的乙太網幀數據；
> NMSFlag: 4比特，為全l，表示HDLC幀負載部分傳送的是網管信息， 為全0，表示傳送的是乙太網數據。
> Data: 1 2000位元組，HDLC幀傳送的淨荷。
> Flag: 8bit， Ox7E，用於HDLC幀定界的同步字符。 整個數據的傳送過程可以分為以下幾個步驟
1) 將接收到的乙太網數據，按照負載平均分配的原則，平均分配到當前可
用的El鏈路中，並按照圖2所示的幀格式封裝；
2) 通過TDM網絡，將E1數據傳送到遠端的接收設備；
3) 遠端的接收設備從各個E1鏈路恢復出HDLC幀數據；
4) 接收設備根據HDLC幀中的控制信息，將FrameID相通的淨荷放在一起， 並按照CHNID排序，根據Total Num判斷是否已經將該FramelD的所有分離通 道的HDLC幀都接收完畢並完成排序；
5) 將接收完整並完成排序的乙太網幀數據恢復後，通過MAC發送給乙太網 設備，從而完成整個乙太網數據在E1鏈路上的傳送過程。
圖3表示FPGA內數據處理根據數據流向，各個模塊處理過程如下
1、 從MII接口接收到乙太網包，通過CRC32校驗以及長度合法性檢查後， 壓入Ingress MAC FIFO (乙太網媒體接入控制接收模塊的先進先出緩衝器)中。
2、 QM (Queue Manager,隊列調度模塊)，根據Ingress MAC FIFO的狀態， 將IMACFIFO中的上行數據(區域網到城域網方向)調度入SDRAM中緩存。 QM將向流控模塊報告緩存的水線狀態，以便流控模塊向前級乙太網設備停止或 者發起流控。
3、 當HDLC發送單元的FIFO有空間時，QM將上行數據從SDRAM的緩 存中取出，寫入HDLC發送單元的FIFO (先進先出緩衝器)中。
4、 HDLC發送單元將上行數據寫入FIFO時，有一個流量平衡的處理。流 量平衡單元根據發送通道使能狀態(8個通道，每一個通道都有lbit使能狀態，
l使能，0關閉)，將上行數據l個字節，1個字節的寫入已經使能的發送通道的
FIFO中。
5、 HDLC發送單元FIFO有數據時，通知HDLC發送控制器開始發送數據， 發送控制器按照上圖的HDLC幀格式將本通道的上行數據封裝後，以比特流的 格式發送給E1接口模塊。
6、 E1接口模塊將2'進位比特流轉換成雙路HDB3編碼後，輸出FPGA，然 後經外部變壓器單路的HDB3碼型發送。
7、 在接收側，首先採用本地的64M時鐘從接收到的HDB3編碼的El數據 中提取2M時鐘，然後按照提取的時鐘，對E1數據做HDB3解碼，恢復2進位 比特流交給HDLC接收控制器。
8、 HDLC接收控制器解封裝後，將下行數據(城域網到區域網方向)刪除 E1—LOS字節後，寫入每個通道的接收FIFO中。
9、 接收FIFO的POP側自動將幀格式中的CHNID/Total一Num， FrameID彈出。
10、 在接收側的流量平衡處理中，.最終將按照圖4的格式，將每一個HDLC 通道接收到的數據存放在SDRAM中，圖中的CHNID均來自HDLC幀的第二 個字節中的信息，而非接收側的物理通道號，這樣處理能使字節順序和發送側 一致。為每一個HDLC通道都安排一個地址計數器(addr一counter)，每一次QM 對該HDLC接收FIFO採用Burst方式讀數據後，自動加1 ，每次Busrt將讀取 16位元組數據，所以隊列管理模塊內部又有一個4bit的計數器，最後，根據該HDLC 通道對應的發送側的邏輯通道號確定了 SDRAM中存放地址的低三位，則每個 寫入SDRAM的字節的地址就由這三盲卩分信息確定。又根據當接收FIFO的讀側 是HDLC幀淨荷的首字節時，如果該幀是接收到的其含有的FrameID對應的第 一幀數據，則首字節對應的addr—counter的值將被記錄在接收幀記錄表中，這之
後同一 FrameID對應的其他HDLC的首字節對應的addr一counter的值都將裝載 這個值，以使同一個FrameID對應的在SDRAM中能夠對齊，在MAC發送的 時候，從SDRAM中讀取數據就非常方便，只要按地址遞增的順序依次讀取就 可以。
11. 每次HDLC淨荷首字節或者未字節被讀出FIFO時，都將向接收幀記錄 表中其FrameID對應的單元按照圖5的格式寫入信息。接收幀記錄表監測單元 不斷掃描接收幀記錄表，當發現某個FmmeID對應的各個通道的數據都已經接 收完畢時，將接收幀記錄表中的該記錄清除，並按照Start一addr的信息通知QM 將該幀出隊。 .
12. QM將出隊數據寫入Egress MAC (乙太網媒體接入控制發送單元)的FIFO 中，Egress MAC根據鏈路狀態將該下行數據通過Mil接口發送給下級乙太網設備。
基於本發明實現的FPGA，其技術規格如下
1) 1路Fast Ethernet,提供Mil接口 ，並提供IEEE802.3x Pause Frame流 控功能-,
2) 8路E1， FPGA包含hdb3編解碼電路，線路時鐘提取電路，線路抖動 抑制電路，無需外接LIU晶片；
3) 與外部控制器提供SPI接口連接，提供專用的網管信息通道；
4) 內建SDRAM控制器，外接SDRAM，提供吸收El鏈路傳輸時延差的 數據緩衝，支持最大128ms的傳輸時延差；
5) 、採用HDLC作為El線路傳輸的鏈路層幀格式；實現在各個El線路 之間平均分配業務負載和動態調整鏈路帶寬。
目前杭州瑞納科技有限公司己經在Altera的CycloneII系列的EP2C5上已 經實現了4路E1， EP2C8上實現了 8路E1;並得到了成功的應用。
權利要求
1、基於E1的乙太網高效傳輸方法，依次按照以下步驟實現1)檢測並確定目前有可以正常工作的E1鏈路；2)將接收到的乙太網數據，按照負載平均分配的原則，平均分配到當前可用的E1鏈路中，並按照HDLC幀格式封裝；3)通過TDM網絡，將E1數據傳送到遠端的接收設備；4)遠端的接收設備從各個E1鏈路恢復出HDLC幀數據；5)接收設備根據HDLC幀中的控制信息，將FrameID相通的淨荷放在一起，並按照CHNID排序，根據Total Num判斷是否已經將該FrameID的所有分離通道的HDLC幀都接收完畢並完成排序；6)將接收完整並完成排序的乙太網幀數據恢復後，通過MAC發送給乙太網設備，從而完成整個乙太網數據在E1鏈路上的傳送過程。
2、 根據權利要求1所述的基於E1的乙太網高效傳輸方法，其特徵在於所 述可以正常工作的El鏈路的方法是；基於HDB3編解碼電路先後檢測El鏈路 中的HDB3碼和HDLC同歩字符，只有全部檢測正常該El鏈路才可使用，並 進行E1鏈路標號提交給負載平衡處理單元。
3、 根據權利要求1或2所述的基於E1的乙太網高效傳輸方法，其特徵在 於所述的HDLC幀格式是簡化的HDLC幀格式。
4、 根據權利要求1或2所述的基於El的乙太網高效傳輸方法，其特徵在 於所述的HDLC幀格式是簡化的HDLC幀格式上加上3位元組的控制信息，以實 現E1鏈路序號自適應和鏈路自動調整的功能。
全文摘要
本發明涉及一種基於E1的乙太網高效傳輸方法。目的是有效地利用原有的網絡設備進行乙太網數據的高效傳輸，具有無需人工幹預、自動識別可用線路、自動調整傳輸帶寬的特點。技術方案是基於E1的乙太網高效傳輸方法，依次按照以下步驟實現1)檢測並確定目前有可以正常工作的E1鏈路；2)將接收到的乙太網數據，平均分配到當前可用的E1鏈路中，並按照HDLC幀格式封裝；3)通過TDM網絡，將E1數據傳送到遠端的接收設備；4)遠端的接收設備從各個E1鏈路恢復出HDLC幀數據；5)接收設備將FrameID相通的淨荷放在一起，並按照CHNID排序；6)將完成排序的乙太網幀數據恢復後，通過MAC發送給乙太網設備。
文檔編號H04L1/00GK101340336SQ20081006332
公開日2009年1月7日 申請日期2008年8月11日 優先權日2008年8月11日
發明者斌 向, 吳辰敦, 駿 張, 科 路, 旭 鄧, 鍾林鋼 申請人:杭州瑞納科技有限公司