一種基於時鐘移相技術的多路ad同步方法

2023-06-15 15:05:41 1

一種基於時鐘移相技術的多路ad同步方法
【專利摘要】本發明提出一種基於時鐘移相技術的多路AD同步方法，利用時鐘晶片的移相功能，對AD的輸出時鐘與移相後的參考時鐘的相位關係進行檢測，並通過重啟AD晶片改變AD輸出時鐘的相位，使得參考時鐘信號與AD的輸出時鐘信號的相位關係能夠固定，從而達到提高多路AD時間同步精度的目的。通過本方法可以將多路AD輸出時鐘信號相位調整到一致，同步精度<20ps(由時鐘分配晶片通道間的一致性決定)。
【專利說明】-種基於時鐘移相技術的多路AD同步方法

【技術領域】
[0001] 本發明屬於數位訊號處理領域，涉及多路AD的同步數位訊號採集處理，具體為一 種基於時鐘移相技術的多路AD同步方法。

【背景技術】
[0002] 在數位訊號處理領域，多數要求使用多路AD進行模/數轉換，並對多路AD數據進 行同步處理。針對目前多通道數位訊號採集處理系統，已經實現了多路AD數據採集ps級 的同步精度，但是目前的同步方式多採用外加時鐘延時晶片的方法（參見文獻高速多通道 數據採集系統的時鐘同步設計《艦船電子對抗》2013年01期），增加了系統複雜度和硬體 成本。上述文獻提出的方法主要利用多個時鐘延時晶片分別對多路AD晶片的時鐘進行獨 立延時處理，達到同步AD的目的。


【發明內容】

[0003] 由於在多通道數位訊號採集處理系統中，多路AD的輸出時鐘（採集時間）雖不同 步，但時鐘之間的相位關係相對固定，但如何利用AD輸出時鐘之間固定的相位關係來提高 AD的同步精度，目前尚無文獻給出詳細的方法。為此，本發明提供了一種基於時鐘移相技術 的的多路AD同步方法，利用多路AD輸出時鐘之間固定的相位關係，巧妙的解決了多通道數 字採集系統中AD同步問題。
[0004] 為了實現上述目的，本發明利用時鐘晶片的移相功能，對AD的輸出時鐘與移相後 的參考時鐘的相位關係進行檢測，並通過重啟AD晶片改變AD輸出時鐘的相位，使得參考時 鍾信號與AD的輸出時鐘信號的相位關係能夠固定，從而達到提高多路AD時間同步精度的 目的。
[0005] 本發明的技術方案為：
[0006] 所述一種基於時鐘移相技術的多路AD同步方法，其特徵在於：包括以下步驟：
[0007] 步驟1 :通過布線保證n路AD晶片的輸入時鐘等長，n路AD晶片輸入時鐘的相位 一致；
[0008] 步驟 2 :計算移相步進phase= 360 ° /4/ (felkin/felkQUt)，移相次數N= 4* (felkin/ ，其中AD晶片輸入時鐘信號clkin頻率，feltout為AD晶片輸出時鐘信號clU 頻率；
[0009] 步驟3 :選取AD1進行以下操作：
[0010] 步驟3. 1 :按照步驟2得到的移相步進和移相次數，藉助時鐘管理晶片，將AD1輸 出時鐘信號以步進的方式連續移相；每移相一次，用移相時鐘信號採集AD1輸出信號得到1 個碼字，完成整個時鐘周期的移相後，得到N個碼字AA……An;
[0011] 步驟3. 2 :對於得到N個碼字A:A2……AN，若碼字中的0在1之前，且0個數為Mm1的個數為％，MfMi=N，則得到參考時鐘信號與AD1輸出時鐘信號的相差phases= MQ*360° /V(fdkin/fdtout);若碼字中的1在0之前，且0之前的1的個數為MMi，0個數為MM。， 則得到參考時鐘信號與AD1輸出時鐘信號的相差phaseAD1 = (^+1^*360° /V(felkin/ fclkout);
[0012] 步驟4 :對於其餘n-1個AD晶片分別進行以下操作，完成所有的AD晶片同步： [0013] 步驟4. 1 :按照步驟2得到的移相步進和移相次數，藉助時鐘管理晶片，將ADi輸 出時鐘信號以步進的方式連續移相，i= 2, 3,…，n;每移相一次，用移相時鐘信號採集ADi 輸出信號得到1個碼字，完成整個時鐘周期的移相後，得到N個碼字B:B2……BN ;
[0014] 步驟4. 2 :對於得到N個碼字BA……BN，若碼字中的0在1之前，且0個數為 Wm1的個數為Wi，WfWi=N，則得到參考時鐘信號與ADi輸出時鐘信號的相差phases=WQ*360° /V(fdkin/fdtout);若碼字中的1在0之前，且0之前的1的個數為ffffi，0個數為ffff。， 則得到參考時鐘信號與ADi輸出時鐘信號的相差phaSeADi = /V(felkin/ fclkout);
[0015] 步驟4. 3 :若phaseADi不等於phase-，則重啟晶片ADi,重複步驟4. 1和步驟4. 2， 直至phaseAM 等於phaseAM〇
[0016] 有益效果
[0017] 本發明利用時鐘晶片的移相功能，對AD的輸出時鐘與移相後的參考時鐘的相位 關係進行檢測，並通過重啟AD晶片改變AD輸出時鐘的相位，使得參考時鐘信號與AD的輸 出時鐘信號的相位關係能夠固定，從而達到提高多路AD時間同步精度的目的。通過本方法 可以將多路AD輸出時鐘信號相位調整到一致，同步精度<20ps(由時鐘分配晶片通道間的 一致性決定）。

【專利附圖】

【附圖說明】
[0018] 圖1 :實現該方法的系統原理框圖；
[0019] 圖2 :多路AD同步的處理流程框圖；
[0020] 圖3 :AD1與AD2的輸入輸出時鐘關係；
[0021] 圖4 :AD1的移相過程；
[0022] 圖5 :AD2的移相過程。

【具體實施方式】
[0023] 下面結合具體實施例描述本發明：
[0024] 本實施例中以兩個AD晶片為例。
[0025] 附圖1給出了實現該方法的系統原理框圖，系統包括1片FPGA，2片AD晶片和1 片時鐘管理晶片。
[0026] 通過布線保證2片AD晶片的輸入時鐘等長，保證AD晶片輸入時鐘的相位一致性。 所以系統的硬體連接關係見圖1，系統工作參數如下：中頻信號500MHz;AD1與AD2的輸入 時鐘clkl與clk5頻率為1GHz;AD採樣後輸出2路250MHz的DDR數據，所以AD1與AD2的 輸出時鐘clk2與clk3頻率為250MHz;參考時鐘clk5頻率為250MHz，與AD時鐘為同源時 鍾；參考時鐘clk5經過時鐘管理晶片移相之後得到移相時鐘clk4。
[0027] 由於AD的輸入時鐘信號clkin與輸出時鐘信號elk。#為M倍頻關係，在保證多路 AD的輸入時鐘信號嚴格等相的條件下，由於AD的輸出時鐘是輸入時鐘的分頻得到，AD的輸 出時鐘信號會出現M種隨機相位。
[0028] 利用經過移相後AD輸出時鐘信號對AD輸出原始時鐘信號進行採樣，通過採樣得 到的碼字來計算AD輸出的時鐘相位。藉助時鐘管理晶片，將AD輸出時鐘信號以步進的方 式連續移相，再對AD輸出的原始時鐘信號進行採集。移相的步數N為AD輸入時鐘與輸出 時鐘分頻數的4倍，N= 4* (felkin/feltout)，felkin為AD晶片輸入時鐘信號clkin頻率，feltout為 AD晶片輸出時鐘信號dU頻率，那麼移相的步進phase= 360° /V(felkin/feltout)。每移 相一次，用移相時鐘信號採集AD輸出信號得到1個碼字An，完成整個時鐘周期的移相後，能 夠得到N個碼字A:A2……AN，如果得到的N個碼字為
[0029]

【權利要求】
1. 一種基於時鐘移相技術的多路AD同步方法，其特徵在於：包括W下步驟： 步驟1 ;通過布線保證n路AD晶片的輸入時鐘等長，n路AD晶片輸入時鐘的相位一致； 步驟 2 ;計算移相步進 phase = 360° /4/ (feikin化Ikout)，移相次數 N = 4* (feikin化Ikcut)， 其中為AD晶片輸入時鐘信號clki。頻率，ftikDut為AD晶片輸出時鐘信號clkwt頻率； 步驟3;選取AD1進行W下操作： 步驟3. 1 ;按照步驟2得到的移相步進和移相次數，藉助時鐘管理晶片，將AD1輸出時 鍾信號W步進的方式連續移相；每移相一次，用移相時鐘信號採集AD1輸出信號得到1個碼 字，完成整個時鐘周期的移相後，得到N個碼字A1A2……Aw ; 步驟3. 2 ;對於得到N個碼字AA……Aw,若碼字中的0在1之前，且0個數為M。，1的個 數為Ml，M。+Ml=N，則得到參考時鐘信號與ADl輸出時鐘信號的相差地asewl=M。*360°/4/ (feiidD/feikDut);若碼字中的1在0之前，且0之前的1的個數為匪1，〇個數為MM。，則得到參 考時鐘信號與AD1輸出時鐘信號的相差地as6ADi= (MMi+MM〇)*360° /4/(f；iki。化ikwt); 步驟4 ;對於其餘n-1個AD晶片分別進行W下操作，完成所有的AD晶片同步： 步驟4. 1 ;按照步驟2得到的移相步進和移相次數，藉助時鐘管理晶片，將ADi輸出時 鍾信號W步進的方式連續移相，i = 2, 3,…，n ;每移相一次，用移相時鐘信號採集ADi輸出 信號得到1個碼字，完成整個時鐘周期的移相後，得到N個碼字8是2……Bw ; 步驟4. 2 ;對於得到N個碼字BA……Bw，若碼字中的0在1之前，且0個數為W。，1的個 數為Wi，We+Wi=N，則得到參考時鐘信號與ADi輸出時鐘信號的相差地ase^i=胖。*360 ° /4/ (feiidD/feikDut);若碼字中的1在0之前，且0之前的1的個數為WWi，〇個數為WW。，則得到參 考時鐘信號與ADi輸出時鐘信號的相差地as6AM= (WWi+WW〇)*360° /4/(f；iki。化ikwt); 步驟4. 3 ;若地ase^Di不等於地ase^Di，則重啟晶片ADi,重複步驟4. 1和步驟4. 2,直至 地asewi等於地ase曲1。
【文檔編號】H03M1/12GK104467852SQ201410681631
【公開日】2015年3月25日 申請日期:2014年11月24日 優先權日:2014年11月24日
【發明者】高飛, 胡建, 張偉 申請人:中國電子科技集團公司第二十九研究所