一種雙ip接口的視頻監控多路編解碼系統的製作方法
2023-05-29 02:07:51
專利名稱：一種雙ip接口的視頻監控多路編解碼系統的製作方法
技術領域：
本實用新型涉及一種雙IP接口的視頻監控多路編解碼系統，屬於網絡 數字視頻監控技術領域。
背景技術：
隨著計算機技術、網絡技術和多媒體技術的發展，視頻監控系統正朝 著數位化、網絡化的方向發展，數位化視頻監控系統逐漸佔據了市場，數 字視頻監控技術也得到迅猛發展，同時伴隨乙太網傳輸帶寬的增加，人們
對數字視頻編解碼設備提出了更高的要求，包括多路視頻接入(或輸出)； 千兆乙太網接入；單點或組播發送方式；可靠靈活的控制和信息反饋。
視頻監控的實時性決定了必須以流媒體技術實現視頻傳輸服務，關鍵 是解決數字視頻壓縮、編碼和傳輸技術問題。數字視頻編解碼的目標是實 現高壓縮比、適應從窄帶到寬帶的網絡寬度、低延遲和高質量。
目前現有的絕大多數網絡數字視頻監控設備每傳輸一路視頻信號需 要交換機提供一個乙太網接口 ，如果需要幾十路的視頻信號輸出就需要連 接幾十路交換機接口，所需的交換機數量非常多，導致成本增加、維護困 難；如果要實現大範圍的遠程監控，硬體成本更是高昂。
另外，在現有的視頻監控設備所採用的單機單板的方式往往還會造成 系統模塊化程度不夠，系統控制和配置不夠靈活方便，給維護和檢修帶來 困難；再有，其控制部分都是與視頻流共用同一 IP通道不利於控制命令 的及時響應，那麼在^L頻業務流傳輸量大的情況下，對控制流的響應會延 時甚至丟失，使可靠性下降，對視頻監控的可控、可管理、大規模運營是 非常不利的。
發明內容
本實用新型的主要目的是針對現有技術的不足提出一種具有雙IP接 口多路視頻監控編解碼系統，通過視頻編碼模塊接入多路模擬視頻信號， IP主控模塊將接收的視頻流經過時分復用打包，將打包後的數據通過一個IP 口將視頻數據發送到乙太網；根據用戶指令，IP主控模塊將從以太 網接收數據，反向分離解析出多路視頻流後，經視頻解碼模塊解壓還原成 模擬視頻信號至顯示設備。
本實用新型的目的是通過如下技術方案實現的 一種雙IP接口的視頻 監控多路編解碼系統，包括
至少一視頻編碼模塊，用於將模擬視頻信號壓縮編碼成數字視頻信 號；至少一視頻解碼模塊，用於將數字視頻信號解壓縮還原成模擬視頻信 號；
一雙IP主控模塊連接於所述視頻編碼模塊，其包含一多路數字視頻 流復用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP接 口 ，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和二 IP接口分別傳輸；
另一雙IP主控模塊連接於所述視頻解碼模塊，其包含一多路數字視 頻流解復用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP 接口 ，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和 二 IP接口分別傳輸。
所述命令解析模塊支持WEB方式訪問。
所述第一 IP接口為千兆乙太網接口、百兆乙太網接口或十兆乙太網 接口 ；所述第二 IP接口為百兆乙太網接口或十兆乙太網接口 。 一種適用於視頻監控的雙IP接口多路視頻編碼系統，包括 至少一視頻編碼模塊，用於將模擬視頻信號壓縮編碼成數字視頻信
號；
一雙IP主控模塊連接於所述視頻編碼模塊，其包含一多路數字視頻 流復用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP接 口 ，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和二 IP接口分別傳輸。
所述命令解析模塊支持WEB方式訪問。
所述第一 IP "l妄口為千兆乙太網^t妄口 、百兆乙太網"^妾口或十兆乙太網 接口；所述第二 IP接口為百兆乙太網接口或十兆乙太網接口。 一種適用於視頻監控的雙IP接口多路視頻解碼系統，包括 至少一視頻解碼模塊，用於將數字視頻信號解壓縮還原成模擬視頻信
號；一雙IP主控模塊連接於所述視頻解碼模塊，其包含一多路數字視頻 流解復用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP 接口 ，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和 二 IP接口分別傳輸。
所述命令解析模塊支持WEB方式訪問。
所述第一 IP接口為千兆乙太網接口 、百兆乙太網接口或十兆乙太網 接口；所述第二 IP"^妄口為百兆乙太網接口或十兆乙太網4妄口 。
本實用新型將接收到的模擬視頻數據經過多路復用壓縮打包後，再通 過IP接口傳送到網際網路，多路接入只需要兩個交換機接口 ，大量節省硬 件成本，同時本實用新型的主控模塊中將視頻業務流和控制流分開處理， 並分別使用兩個IP 口，使視頻流和控制流在物理和邏輯上彼此獨立增加 了系統的穩定性、可靠性和靈活性。
圖1是本實用新型多路視頻編解碼系統的結構框圖2是本實用新型雙IP接口多路視頻編碼子系統的結構框圖3是本實用新型雙IP接口多路視頻解碼子系統的結構框圖4是本實用新型雙IP主控模塊的千兆主控模塊的結構框圖；以及
圖5是本實用新型雙IP主控模塊的百兆主控模塊的結構框圖。
具體實施方式
以下結合實施例詳細描述本實用新型的技術方案。
圖1是本實用新型多路視頻編解碼系統的結構框圖，如圖1所示，本實用 新型用於視頻監控的多路^L頻編解碼系統包括兩個子系統，雙IP接口視頻編碼 子系統1和雙IP^"口^L頻解碼子系統2，該兩個子系統可通過外部千兆乙太網互 連。
圖2是本實用新型雙IP接口多路視頻編碼子系統的結構框圖，如圖2所 示，視頻編碼子系統由視頻編碼模塊3，背板4,雙IP接口主控模塊5組成。視 頻編碼模塊3由複數個—見頻編碼單元6組成，用於將才莫擬;視頻信號壓縮編 碼成數字視頻信號，本實施例中最多為15個視頻編碼單元，可連接15 路模擬視頻信號，視頻編碼單元6把模擬視頻信號經數字壓縮編碼後通過 背板4將數字視頻流傳送至雙IP接口主控模塊5,雙IP接口主控模塊5接收控制命令並將接收到的多路數字視頻流封裝復用後經IP接口輸出至 乙太網。
圖3是本實用新型雙IP接口多路視頻解碼子系統的結構框圖，如圖3所 示，多路視頻解碼子系統由視頻解碼模塊9、背板8和雙IP接口主控模塊7組成。 視頻解碼模塊9由複數個視頻解碼單元IO組成，用於將數字視頻信號解壓縮 還原成模擬視頻信號，本實施例中最多為15個視頻解碼單元，可連接15 路^L頻信號，雙IP接口主控模塊7接收控制命令並從乙太網IP流中分離解析 出多路數字視頻流後經背板8傳送至各視頻解碼單元10，各視頻解碼單元10將 數字視頻信號解壓縮後還原出模擬視頻信號輸出至顯示設備。
圖4和圖5顯示了本實用新型雙IP主控模塊的結構，雙IP主控模塊由 千兆主控板和百兆主控板兩部分組成，它們之間通過64針板間連接器28相連成 一體。圖4是本實用新型雙IP主控模塊的千兆主控模塊的結構框圖，圖5 是本實用新型雙IP主控模塊的百兆主控模塊的結構框圖。
如圖4所示，所述的千兆主控板由FPGA晶片22,千兆乙太網MAC芯 片23,千兆乙太網PHY晶片24， 第一 IP接口 25，存儲通用晶片組26， 板間連接器27, 64針板間連接器28組成。其中
FPGA晶片22，內嵌軟核CPU構造，它通過板間連接器27與背板相連， 板間連接器27 —實施例為80針，晶片22通過64針板間連接器28與百 兆ARM主控晶片29互連，接收和響應百兆ARM主控板傳來的配置參數和 控制命令；該FPGA晶片22可根據百兆ARM主控晶片29傳來的控制命令 將背板傳來的串行TS流數據任選四路傳送至百兆ARM主控晶片29，由百 兆ARM主控晶片29處理後通過該第一 IP接口發送至乙太網。FPGA晶片 22採用ALTERA公司型號為EP2C50F672C8晶片。
千兆乙太網MAC晶片23，與FPGA晶片22接口。在多路視頻編碼子 系統中，將FPGA晶片22送來的TS流數據作MAC封裝後發送至千兆以太 網PHY晶片24;在多路視頻解碼子系統中接收千兆乙太網PHY晶片24收 到的數據進行處理後，再將TS流數據傳送給FPGA晶片22處理。千兆以 太網MAC晶片23釆用ASIX公司型號為AX88180晶片。
千兆乙太網PHY晶片24，為千兆乙太網物理層接口晶片，完成物理 層格式數據的收發。千兆乙太網PHY晶片24釆用Marvell公司型號為 88E1111晶片。
第一 IP接口 25是RJ45電接口或千兆光接口 ，為通用標準接口 。
7存儲通用晶片組26,包括FLASH、 SDRAM和SRAM,用作板上程序存儲、 工作數據存儲等功能，FLASH採用AMD公司型號為AM29LV128MH94RE晶片， SDRAM採用MICRON公司型號為MT48LC8M32晶片，SRAM釆用CYPRESS公司 型號為CY7C1 380-167AC晶片。
板間連接器27，為80針連接器(陽)連至背板80針插座(陰)。 64針板間連接器(陰)28，用於千控板、百兆ARM主控晶片29互連。 如圖5所示，本實用新型的雙IP接口主控模塊的百兆主控板由ARM S0C晶片29，百兆乙太網PHY晶片30,第二IP接口31，存儲通用晶片 組32, 64針板間連接器33組成。其中
ARMSOC晶片29，為本實用新型之核心晶片之一，該ARMSOC內嵌百 兆MAC構造。該ARM SOC晶片29通過64針板間連接器28與千兆主控板 互連，發送工作配置參數和控制命令至千兆主控板並接收其響應；該百 兆ARM主控晶片29可接收FPGA傳來的至多四路串行TS流數據，處理後 通過該第二 IP接口發送至乙太網。用戶通過此功能可將重要的視頻通道 進行傳輸冗餘備份，也可千兆主控板異常時作標準傳輸通道使用，體現應 急能力。ARM主控晶片29支持WEB訪問功能，用戶可通過標準WEB界面 對系統進行訪問和控制，同時也可通過WEB界面對百兆主控板應用程式、 千兆主控板應用程式、視頻編碼模塊程序和視頻解碼模塊程序進行升級。 ARM SOC晶片29採用Cirrus Logic公司型號為EP9302晶片。
百兆乙太網PHY晶片30,為百兆乙太網物理層接口晶片，完成物理 層格式數據的收發。採用Cirrus Logic公司型號為CS8902晶片。 第二 IP接口 31為RJ45電接口 ，為通用標準接口。 存儲通用晶片組32，包括FLASH和SDRAM，用作板上程序存儲、工 作數據存儲等功能，FLASH採用INTEL公司型號為E28F128J3晶片，SDRAM 採用SAMSUNG公司型號為K4S5616E-TC —L75晶片。
綜上所述，本實用新型適於視頻監控的雙IP接口多路視頻編解碼系 統，由於採用了 FPGA加嵌入式軟核CPU的架構，具備多路視頻接口能力； 雙IP接口使圖像流與控制流在物理和邏輯上彼此獨立，增強了系統工作 的穩定性、可靠性和靈活性；通過百兆主控板提供的備份視頻通道數據為 系統增加了可靠性和應急能力；系統支持WEB訪問功能，用戶可通過標準 W E B界面對系統進行訪問和控制，同時也可通過W E B界面對百兆主控板應 用程序、千兆主控板應用程式、視頻編碼模塊程序和視頻解碼模塊程序進行升級。W E B訪問功能使對本實用新型系統的訪問、控制和維護直觀方便， 簡單易用。
本實用新型具有多路視頻接口 、雙IP接口、配置靈活、體積緊湊、 維護方便等特點，廣泛適用於數字視頻監控領域。
雖然本實用新型雙IP接口多路視頻編解碼系統已參照當前的具體實 例進行了描述，但是本技術領域的技術人員應該認識到，以上的實例僅是 用來說明本實用新型，在沒有脫離本實用新型精神的情況下還可作出各種 等效的變化^修改都將落在本實用新型的權利要求書的範圍內。
權利要求1.一種雙IP接口的視頻監控多路編解碼系統，包括至少一視頻編碼模塊，用於將模擬視頻信號壓縮編碼成數字視頻信號；至少一視頻解碼模塊，用於將數字視頻信號解壓縮還原成模擬視頻信號；其特徵在於一雙IP主控模塊連接於所述視頻編碼模塊，其包含一多路數字視頻流復用模塊和一命令解析模塊，分別連接一第一IP接口和一第二IP接口，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和二IP接口分別傳輸；另一雙IP主控模塊連接於所述視頻解碼模塊，其包含一多路數字視頻流解復用模塊和一命令解析模塊，分別連接一第一IP接口和一第二IP接口，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和二IP接口分別傳輸。
2. 如權利要求1所述的多路視頻編解碼系統，其特徵在於，所述第一 IP接口為千兆乙太網接口 、百兆乙太網接口或十兆乙太網接口；所述第二 IP 4妄口為百兆乙太網接口或十兆乙太網4妄口 。
3. —種雙IP接口的視頻監控多路編碼系統，包括 至少一視頻編碼模塊，用於將模擬視頻信號壓縮編碼成數字視頻信號；其特徵在於一雙IP主控模塊連接於所述視頻編碼模塊，其包含一多路數字視頻 流復用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP接 口 ，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述第一和二 IP接口分別傳輸。
4. 如權利要求3所述的多路視頻編碼系統，其特徵在於，所述第一 IP接口為千兆乙太網接口、百兆乙太網接口或十兆乙太網接口 ；所述第二 IP接口為百兆乙太網接口或十兆乙太網接口 。
5. —種雙IP"^妻口的^f見頻監控多路解碼系統，包括 至少一視頻解碼模塊，用於將數字視頻信號解壓縮還原成模擬視頻信號；其特徵在於一雙IP主控才莫塊連4姿於所述浮見頻解碼;漠塊，其包含一多蹈4丈字^L頻流解復用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP4妻口 ，,人而 <吏圖^f象流與4空制流在物理和邏輯上糹皮此獨立i也通過上述第 一 和二 IP接口分別傳輸。
6.如權利要求5所述的多路視頻解碼系統，其特徵在於，所述第一 IP接口為千兆乙太網"l妻口 、百兆乙太網"l妻口或十兆乙太網4^口 ；所述第 二 IP 4妻口為百兆乙太網4妻口或十兆乙太網4妄口 。
專利摘要本實用新型公開了一種適用於視頻監控的雙IP接口多路視頻編解碼系統，包括若干視頻編碼模塊，一雙IP主控模塊連接於所述視頻編碼模塊；若干視頻解碼模塊，和另一雙IP主控模塊連接於所述視頻解碼模塊，所述雙IP主控模塊包含一多路數字視頻流復用模塊和一命令解析模塊，分別連接一千兆IP接口和一百兆IP接口，從而使圖像流與控制流在物理和邏輯上彼此獨立地通過上述千兆和百兆IP接口分別傳輸。具備多路視頻接口能力；雙IP接口使圖像流與控制流在物理和邏輯上彼此獨立，將視頻業務流和控制流分開處理，增加了系統的穩定性、可靠性和靈活性。
文檔編號H04N7/24GK201341199SQ20082015511
公開日2009年11月4日 申請日期2008年11月7日 優先權日2008年11月7日
發明者丹 何, 海 周, 杜雪松, 韓明前 申請人:上海通信技術中心