時鐘門控電路的製作方法
2023-06-07 05:58:26 2
時鐘門控電路的製作方法
【專利摘要】本發明公開一種時鐘門控電路，用以根據時鐘輸入信號以及邏輯使能信號，產生時鐘使能信號，包括：第一電晶體群組，串聯於電源與地之間，用以接收所述邏輯使能信號並產生第一輸出；第二電晶體群組，串聯於所述電源與地之間，用以接收所述第一輸出，並產生第二輸出；第三電晶體群組，串聯於所述電源與地之間，用以接收所述第二輸出以及反相第二輸出；以及與門電路，用以接收所述第二輸出並在所述邏輯使能信號為邏輯1時，產生所述時鐘使能信號；其中所述第一電晶體群組、第二電晶體群組及第三電晶體群組中的一個電晶體的柵極接收所述時鐘輸入信號。本發明所公開的時鐘門控電路，能夠大量減少功耗，並且不會降低效能或影響電路空間。
【專利說明】時鐘門控電路
【技術領域】
[0001] 本發明有關於一種電子電路，特別是有關於一種具有低功耗的時鐘門控電路。
【背景技術】
[0002] 目前的微晶片使用時鐘門控單元，用以節省功率損耗。在微晶片裡的中央處理器 根據時鐘信號而操作。舉例而言，所述時鐘信號由鎖相迴路（PLL)所產生。所述時鐘信號 稱為根時鐘（root clock)，其用以控制微晶片裡的模塊。當微晶片裡的模塊不需使用時， 通過連接到根時鐘的時鐘門控單元（clock gating cell),切斷所述模塊的時鐘輸入，所 述時鐘門控單元根據使能信號（enable signal)的邏輯位準產生時鐘輸出。請參考圖1A， 其為現有的時鐘門控單元的示意圖。如圖所示，時鐘門控單元100包括低態有效閂鎖電路 (active-low latch circuit) 120。低態有效閂鎖電路120接收時鐘輸入信號CK以及使能 輸入信號EN。低態有效閂鎖電路120耦接與門（AND gate)130,並且低態有效閂鎖電路120 的輸出端耦接與門130的第一輸入端，並且與門130的第二輸入端接收時鐘信號CK。當使 能輸入信號EN為邏輯0時，輸出時鐘ENCK會被截止。當使能輸入信號EN為邏輯1時，與 門130將產生輸出時鐘ENCK。
[0003] 當某些模塊需要被操作時，只需產生輸出時鐘給所述模塊，便可動態地節省系統 內的功率損耗。在使能輸入信號EN為邏輯0時，當時鐘輸入信號CK為有效狀態時，時鐘門 控單元100本身將會消耗功率。因此，功率損耗可能就值得注意了。
[0004] 請參考圖2,其為圖1A所顯示的時鐘門控單元100的內部結構示意圖。需注意的 是，在以下的說明中，一些電晶體耦接在一起，其中耦接至電源的電晶體稱為第一電晶體， 接下來的電晶體稱為第二電晶體，依此類推。如圖所示，使能輸入信號EN先輸入至第一晶 體管群組中的第一電晶體和第四電晶體。第一電晶體耦接電源，並且第四電晶體耦接至地。 時鐘輸入信號CK輸入至反相器，用以產生反相時鐘信號CKZ。反相時鐘信號CKZ會被輸入 給其它反相器，用以產生時鐘信號CK1。時鐘信號CK1的相位與原本的時鐘信號CK相同。 第一電晶體群組還包括第二電晶體以及第三電晶體。第二電晶體及第三電晶體串聯在第一 電晶體及第四電晶體之間。第二電晶體的柵極接收時鐘信號CK1。第三電晶體的柵極接收 反相時鐘信號CKZ。第二電晶體的漏極與第三電晶體的漏極耦接反相器以及第二電晶體群 組。第二電晶體群組具有四個串聯的電晶體。具體而言，第一電晶體群組的輸出耦接第二 電晶體群組的第二電晶體的漏極與第三電晶體的漏極。在第二電晶體群組中，第二電晶體 的柵極接收反相時鐘信號CKZ，並且第三電晶體的柵極接收時鐘信號CK1。第二電晶體群組 中的第一電晶體及第四電晶體的柵極耦接反相器的輸出。與門接收反相器的輸出信號，作 為第一輸入信號，並且時鐘信號CK作為與門的第二輸入信號。與門產生反相使能時鐘信號 ENCKZ，並被輸入至反相器，所述反相器產生使能時鐘信號ENCK。
[0005] 圖2裡的所有電晶體均接收時鐘信號，作為輸入。即使在使能信號為邏輯0時，這 些電晶體仍會依據時鐘信號CK而動作。在時鐘門控單元100中，20個電晶體裡有部分的晶 體管（如50%，10個）將會依據時鐘信號CK而動作。
[0006] 另外，典型的微晶片具有許多時鐘門控單元，其連接至根時鐘。請參考圖1B，其為 時鐘門控單元100連接至根時鐘的示意圖。在圖1B中，中央處理器170將產生根時鐘，根 時鐘被輸入至許多時鐘門控單元1〇〇。只要啟動中央處理器170,即使時鐘門控單元並沒有 被使能，所有接收到根時鐘的時鐘門控單元裡的一半的電晶體仍會被觸發。在標準的微芯 片中，可能有5000個時鐘門控單元耦接至根時鐘。
[0007] 因此，在現有的時鐘門控單元裡的功率損耗是個重要的問題。
【發明內容】
[0008] 有鑑於此，本發明提供一種時鐘門控電路。
[0009] 依據本發明一實施方式，提供一種時鐘門控電路，用以根據時鐘輸入信號以及邏 輯使能信號，產生時鐘使能信號，包括：第一電晶體群組，串聯於電源與地之間，用以接收所 述邏輯使能信號並產生第一輸出；第二電晶體群組，串聯於所述電源與地之間，用以接收所 述第一輸出，並產生第二輸出；第三電晶體群組，串聯於所述電源與地之間，用以接收所述 第二輸出以及反相第二輸出；以及與門電路，用以接收所述第二輸出並在所述邏輯使能信 號為邏輯1時，產生所述時鐘使能信號；其中所述第一電晶體群組、第二電晶體群組及第三 電晶體群組中的一個電晶體的柵極接收所述時鐘輸入信號。
[0010] 本發明所提供的時鐘門控電路，能夠大量減少功耗，並且不會降低效能或影響電 路空間。
[0011] 對於已經閱讀後續由各附圖及內容所顯示的較佳實施方式的本領域的技術人員 來說，本發明的各目的是明顯的。
【專利附圖】
【附圖說明】
[0012] 圖1A為現有的時鐘門控單元的示意圖。
[0013] 圖1B為圖1A所示的時鐘門控單元與中央處理所產生的根時鐘的連接示意圖。
[0014] 圖2為圖1A所示的時鐘門控單元的電路示意圖。
[0015] 圖3為本發明的時鐘門控電路的示意圖。
【具體實施方式】
[0016] 如上所述，即使標準時鐘門控單元並沒有被啟動這些時鐘門控單元仍會消耗許多 功率。因此，本發明的目的在於提供時一種鍾門控電路。相較於現有的時鐘門控單元，本發 明的時鐘門控電路可只消耗微量的功率。
[0017] 請參考圖3,其為本發明的時鐘門控電路的一實施例。為了避免時鐘門控電路300 裡的電晶體在時鐘門控電路300尚未使能前就受到時鐘信號的觸發，本發明減少時鐘門控 電路裡的時鐘信號的數量，這些時鐘信號作為電晶體的輸入。為了達到上述目的，時鐘門控 電路300並不具有用以產生反相時鐘信號CKZ的反相器以及用以產生時鐘信號CK1的反相 器，其中時鐘信號CK1的相位相似於原本的時鐘信號CK。
[0018] 如圖3所示，時鐘門控電路300包括第一電晶體群組、第二電晶體群組、第三晶體 管群組以及與門電路（AND circuit)，用以產生使能時鐘信號ENCK。邏輯使能信號EN輸入 至第一電晶體群組中的第一電晶體及第三電晶體，其中第一電晶體耦接於電源與第二晶體 管之間，並且第三電晶體耦接於第二電晶體與地之間。第二電晶體的漏極與第三電晶體的 漏極之間具有輸出，並且輸入至第二電晶體群組中的第一電晶體及第三電晶體的柵極，其 中第二電晶體群組裡的第二電晶體耦接在第一電晶體及第三電晶體之間，並且第四電晶體 耦接在第三電晶體與地之間。耦接地的第四電晶體的柵極接收反相使能信號ENCKZ。第一 電晶體群組的第二電晶體以及第二電晶體群組裡的第二電晶體的柵極接收時鐘信號CK。
[0019] 第二電晶體群組裡的第三電晶體的漏極以及第二電晶體的漏極均耦接至與門的 第一輸入端以及反相器，第二電晶體群組的輸出耦接於第三電晶體群組裡的第二電晶體的 漏極以及第三電晶體的漏極。另外，第二電晶體群組的輸出耦接於反相器，所述反相器的輸 出端耦接於第三電晶體群組的第一電晶體及第四電晶體。時鐘信號CK輸入至第三電晶體 的柵極，並且反相使能時鐘信號ENCKZ輸入至第二電晶體的柵極。第一電晶體更耦接至電 源，並且第四電晶體耦接至地。與門也接收時鐘信號CK，作為與門的第二輸入信號。
[0020] 與門產生反相使能時鐘信號ENCKZ。反相使能時鐘信號ENCKZ輸入至反相器，用以 產生使能時鐘信號ENCK。時鐘門控電路300包括21個電晶體。在這21個電晶體中，當使 能信號EN為邏輯0時，只有5個電晶體會被時鐘信號CK觸發。換句話說，相較於現有的時 鍾門控單元100,時鐘門控電路節省了 50%的功耗。
[0021] 本領域的技術人員應當了解，相較於現有的時鐘門控單元100,具有低功耗的時鐘 門控路300並沒有降低效能或是影響電路空間。另外，利用全靜態（full static)CM0S，以 確保時鐘門控電路300正常動作。
[0022] 以上所述僅為本發明的較佳實施方式，凡依本發明權利要求所做的均等變化和修 飾，均應屬本發明的涵蓋範圍。
【權利要求】
1. 一種時鐘門控電路，用以根據時鐘輸入信號以及邏輯使能信號，產生時鐘使能信號， 其特徵在於，所述時鐘門控電路包括： 第一電晶體群組，串聯於電源與地之間，用以接收所述邏輯使能信號並產生第一輸 出； 第二電晶體群組，串聯於所述電源與地之間，用以接收所述第一輸出，並產生第二輸 出； 第三電晶體群組，串聯於所述電源與地之間，用以接收所述第二輸出以及反相第二輸 出；以及 與門電路，用以接收所述第二輸出並在所述邏輯使能信號為邏輯1時，產生所述時鐘 使能信號； 其中所述第一電晶體群組、第二電晶體群組及第三電晶體群組中的一個電晶體的柵極 接收所述時鐘輸入信號。
2. 如權利要求1所述的時鐘門控電路，其特徵在於，所述與門電路包括： 與門，用以接收所述第二輸出以及所述時鐘輸入信號，並產生反相時鐘使能信號；以及 反相電路，耦接所述與門的輸出，用以接收所述反相時鐘使能信號，並產生所述時鐘使 能信號。
3. 如權利要求2所述的時鐘門控電路，其特徵在於，所述第一電晶體群組包括： 第一電晶體，所述第一電晶體的源極耦接所述電源，所述第一電晶體的柵極接收所述 邏輯使能信號； 第二電晶體，所述第二電晶體的源極耦接所述第一電晶體，所述第二電晶體的柵極接 收所述時鐘輸入信號；以及 第三電晶體，所述第三電晶體的漏極耦接所述第二電晶體，所述第三電晶體的源極耦 接至地，其柵極接收所述邏輯使能信號； 其中所述第二電晶體群組包括： 第一電晶體，所述第一電晶體的源極耦接所述電源，所述第一電晶體的柵極接收所述 第一輸出； 第二電晶體，所述第二電晶體的源極耦接所述第二電晶體群組的所述第一電晶體，所 述第二電晶體的柵極接收所述時鐘輸入信號； 第三電晶體，所述第三電晶體的漏極耦接所述第二電晶體群組的所述第二電晶體，所 述第三電晶體的柵極接收所述第一輸出；以及 第四電晶體，所述第四電晶體的漏極耦接所述第二電晶體群組的所述第三電晶體，所 述第四電晶體的源極耦接至地，所述第四電晶體的柵極接收所述反相時鐘使能信號； 其中所述第三電晶體群組包括： 第一電晶體，所述第一電晶體的源極耦接所述電源，所述第一電晶體的柵極接收所述 反相第二輸出； 第二電晶體，所述第二電晶體的源極耦接所述第三電晶體群組的所述第一電晶體，所 述第二電晶體的漏極接收所述第二輸出，所述第二電晶體的柵極接收所述反相時鐘使能信 號； 第三電晶體，所述第三電晶體的漏極耦接所述第三電晶體群組的所述第二電晶體，所 述第三電晶體的柵極接收所述時鐘輸入信號；以及 第四電晶體，所述第四電晶體的漏極耦接所述第三電晶體群組的所述第三電晶體，所 述第四電晶體的漏極耦接至地，其柵極接收所述反相第二輸出。
4.如權利要求3所述的時鐘門控電路，其特徵在於，還包括： 另一反相電路，用以接收所述第二輸出，並提供所述反相第二輸出給所述第三電晶體 群組的所述第一電晶體及所述第四電晶體的柵極。
【文檔編號】H03K19/00GK104104377SQ201410119187
【公開日】2014年10月15日 申請日期:2014年3月27日 優先權日:2013年4月1日
【發明者】蘇曼·凱特·古路拉加勞 申請人:聯發科技（新加坡）私人有限公司