用於藉助首要時鐘信號監測次要時鐘信號的時鐘故障的數字探測電路的製作方法

2023-06-13 02:55:31

用於藉助首要時鐘信號監測次要時鐘信號的時鐘故障的數字探測電路的製作方法
【專利摘要】本發明涉及一種用於藉助首要時鐘信號(202)對次要時鐘信號(204)的時鐘故障進行監測的數字探測電路(100)，該數字探測電路包括具有時鐘輸入端(108)、數據輸入端(106)、Q輸出端(110)以及復位輸入端(112)的觸發器(102)，並且還包括具有時鐘輸入端(114)、復位輸入端(128)以及計數值輸出端(116)的n比特計數器(104)。根據本發明的數字探測電路將避免達到亞穩定狀態並且還檢測在一個周期時間內次要時鐘信號(204)的多次狀態變化，因此適於操作安全相關的組件，這些組件也能夠被用於核電站中。為此，觸發器(102)與n比特計數器(104)彼此通電接通，並且其中n≥2，在n比特計數器(104)的時鐘輸入端(114)處施加首要時鐘信號(202)，在觸發器(102)的時鐘輸入端(108)處施加次要時鐘信號(204)，在觸發器(102)的數據輸入端(106)上施加常量信號，觸發器(102)的Q輸出端(110)與n比特計數器(104)的復位輸入端(128)相連，並且n比特計數器(104)的計數值輸出端(116)通過連接其間的邏輯門電路(122)與觸發器(102)的復位輸入端(112)相連。
【專利說明】用於藉助首要時鐘信號監測次要時鐘信號的時鐘故障的數字探測電路
[0001]本發明涉及一種用於藉助首要時鐘信號對次要時鐘信號的時鐘故障進行監測的數字探測電路，該數字探測電路包括觸發器，該觸發器具有
[0002]-時鐘輸入端，
[0003]-數據輸入端，
[0004]-Q輸出端以及
[0005]-復位輸入端；
[0006]並且該數字探測電路包括η比特計數器，η比特計數器具有
[0007]-時鐘輸入端，
[0008]-復位輸入端，以及
[0009]-數值輸出端。不同的時鐘信號能夠在相同時鐘頻率下彼此相位偏移且相互間是異步的。為了要獲取和探測與首要時鐘信號(也稱作系統時鐘)異步偏移的次要時鐘信號(也稱作異步信號)，能夠例如使用觸發器。觸發器通常是可擁有兩個穩定狀態並且能夠存儲大小為I比特的數據的電子電路，其中觸發器被多次用作時序電路的基礎組件。
[0010]在時鐘控制的觸發器中，觸發器只在某個時間點對輸入信號做出響應，當輸入信號只在某個時間段穩定施加時，這尤其是有用的。在此常常使用時鐘信號，其在有規律的時間間隔內切斷或接通觸發器的控制輸入端，使得在此情況下也稱為時鐘或者時鐘輸入端。因此在使用D觸發器時規定，將首要時鐘信號施加到時鐘輸入端(也簡稱C輸入端)並且將異步信號(次要時鐘信號)施加到數據輸入端(也簡稱D輸入端)。異步輸入信號在切斷控制輸入端時被傳輸或接通到Q輸出端。通常來說觸發器在其中是由時鐘邊沿觸發的(英語:邊沿觸發的)，使得例如時鐘上升沿觸發狀態變化，其中時鐘頻率對應於探測頻率(首要時鐘信號的頻率)。兩個時鐘上升沿之間間隔的時間通常表示為循環時間。
[0011]在所述過程中，在D觸發器中存在多種能夠導致故障的情況並且對其如下述進行區分:
[0012]一方面通過首要時鐘信號的時鐘頻率來固定設置探測頻率，使得只在異步信號的電平不同於探測時間點時，才檢測得到異步信號的電平轉換過程。因此將例如檢測不到低電平(「O」)狀態至高電平(「I」)狀態的轉換過程。換句話說，當異步信號的兩次狀態變化在一個周期時間內進行時，在此期間的狀態變化不傳輸到Q輸出端。
[0013]除了這一首先取決於異步系統的時鐘頻率的缺陷之外，還存在其它問題。當異步信號在時鐘信號的上升沿階段從「O」變化到「I」時，在觸發器中出現亞穩定狀態，以至於未對觸發器的狀態以及由此的Q輸出端上的數值加以限定。在經過同樣未加限定的或者未知的時間之後觸發器能夠從未加限定的狀態重新達到限定狀態，其中這並不是真正正確的狀態，如必須為「O」或者「I」的狀態。另一方面，該亞穩定狀態可能會不定時長地持續下去。從而在兩種情況下，均可能在接下來的系統中出現嚴重的故障。
[0014]通過串聯連接多個同步時鐘探測觸發器原則上能夠提高亞穩定狀態的出現機率。在串聯連接D觸發器時能夠例如將首要時鐘信號施加到每個觸發器的C輸入端上。異步信號施加到第一觸發器的D輸入端上，其中該信號的Q輸出端將與下一個、第二觸發器的D輸入端相連。此後將該第二觸發器的Q輸出端重新與接下來的觸發器的D輸入端相連，以此類推。
[0015]在一個核電站中特別是用在監測時鐘信號並將時鐘信號整合到安全相關的組件中時存在這樣的觸發器及該觸發器的電接通過程，該組件被設計成多次冗餘的並由此也具有能夠源自不同時鐘發生器的冗餘時鐘信號。因此在反應堆壓力容器中通常要監測控制杆及其位置。該控制杆吸收尤其是中子並且因而用於在核反應堆中控制燃料棒的中子通量。為了要避免在核衰變過程中出現連鎖反應並且因此中止核放射性，通常將該控制杆完全插入燃料棒中。
[0016]為了要確定該控制杆的尤其有關安全的位置，在許多情況下存在一種方法應用，其中多個初級側線圈基於具有交流電壓的不同強度的控制杆位置而產生多個次級側線圈。該交流電壓或者說正弦電壓為了要激勵線圈將分別藉助相應的發生器由時鐘信號形成。所有線圈應儘可能由正弦電壓以相同頻率和相位進行激勵。因此單個時鐘信號的同步化過程是尤為重要的，以便在結果中使測量系統達到很高的穩定性。
[0017]在此情況下，交流電壓的頻率可以用作控制觸發器的時鐘頻率，其中杆位置測量系統中單個組件的每個時鐘頻率應被完全同步化。因為尤其由於時鐘發生器的製造公差，每個組件利用自身的、與其它組件稍稍偏差的時鐘頻率工作，必須與用於系統時鐘、通過首要時鐘信號來表示的相位無關地對每個組件的待監測時鐘信號的信號轉換過程加以檢測，使得能夠利用其它電路組件來產生同步性。
[0018]儘管通過上述同步時鐘觸發器的串聯連接降低了亞穩定狀態的出現機率，時鐘可以預見的是，會在例如核電站的有關安全的區域內因觸發器中達到亞穩定狀態而導致嚴重的系統故障。還可能發生的是，在一個周期時間內未知狀態變化也將導致嚴重的故障。
[0019]因此本發明的任務在於，提供一種上述類型的探測電路，該探測電路一方面避免達到亞穩定狀態，而另一方面也在一個周期時間內可靠地檢測次要時鐘信號的短暫狀態變化，並因此適用於驅動同樣能夠用於核電站的安全相關的組件。
[0020]該任務將根據本發明得以解決，其中所述觸發器與所述η比特計數器彼此電接通，其中
[0021]η 彡 2，
[0022]在所述η比特計數器的時鐘輸入端上施加所述首要時鐘信號，
[0023]在所述觸發器的時鐘輸入端上施加所述次要時鐘信號，
[0024]在所述觸發器的數據輸入端上施加常量信號，
[0025]所述觸發器的Q輸出端與所述η比特計數器的復位輸入端相連，並且
[0026]所述η比特計數器的數值輸出端通過連接其間的邏輯門電路與所述觸發器的復位輸入端相連。
[0027]有利的實施方式是從屬權利要求的主題。
[0028]本發明是基於以下來考慮的，即:一種觸發器，例如一種D觸發器，該D觸發器在許多情況下用於所述類型應用的數字探測電路，並在待監測異步時鐘信號的邊沿與系統時鐘的邊沿一致時達到一種不期望達到的亞穩定狀態。雖然同步時鐘D觸發器的串聯連接降低了出現機率，但卻沒有改變基礎問題，因而將尋求替代方案。為了要避免使用過多的觸發器和所屬的組件，還認識到，相對於同步時鐘D觸發器的大致串聯，反饋耦合機構能夠具有積極的作用。其中出人意料地認識到，所述首要時鐘信號和所述次要時鐘信號能夠被饋送至分開的組件(例如單獨的觸發器)中，這些組件相互接通，使得異步系統與同步系統之間的功能性分離通過使用不同的組件來實現。其中還認識到，還能夠使用另一個觸發器，直至該觸發器與另一個布置在下遊的組件(例如η比特計數器(n-Bit-Counter))不再接通並且具有復位輸入端，通過該復位輸入端將從同步系統向異步系統提供反饋耦合機構。通過對在所述η比特計數器的時鐘輸入端上施加的所述反轉信號(首要時鐘信號)進行計數和監測能夠記錄是否暫時在所述觸發器的數據輸入端施加信號，該信號被傳輸到所述η比特計數器的(異步)復位輸入端並且在所述η比特計數器中對所述計數值進行復位。
[0029]另外還示出的是，可在所述觸發器的時鐘輸入端上施加所述異步信號(次要時鐘信號)(通常在該時鐘輸入端施加首要時鐘信號)，並且可在所述觸發器的數據輸入端上施加常量信號，使得將所述常量信號的電平傳輸到所述Q輸出端以及轉發到所述異步系統上，與此同時出現例如所述同步信號的時鐘上升沿。
[0030]其中，通過藉助邏輯門電路適當地反饋耦合至所述觸發器的(異步)復位輸入端，所述η比特計數器的計數值(位於數值輸出端上)能夠復位所述觸發器和由此能夠復位該觸發器的Q輸出端。一旦所述η比特計數器重新通過所述首要時鐘信號的上升沿遞增的話，則能夠再次檢測所述次要時鐘信號的沿。
[0031]因此，在所述同步系統中能夠通過所述η比特計數器實現與所述首要時鐘信號的平衡，其中所述首要時鐘信號觸發所述被復位的計數過程，與此同時，施加所述觸發器數據輸入端的靜態電平通過所述次要時鐘信號被傳輸到所述觸傳輸的Q輸出端。因此，在η比特計數器上多次計數所述時鐘信號直至限定值，尤其是直至所述計數器的最終值，而無需進行臨時復位，此過程針對於本應予以避免的時鐘故障。在此情況下能夠尤其避免被同步時鐘探測系統檢測到並且在那裡在所述信號時間問題上復位的故障發生機率。
[0032]為了要與所述首要時鐘信號和所述次要時鐘信號的監測過程相匹配，在有利的實施方式中邊沿觸發，尤其是單邊沿觸發，特別是前邊沿觸發(即通過時鐘上升沿來觸發)。
[0033]對於有意捨棄其它功能實現觸發器複雜的類型，而同時也能夠顯示故障源的情況，接收所述次要時鐘信號的所述觸發器優選實施為D觸發器。
[0034]在有利的實施方式中，所述邏輯門電路是NOR門電路，在該邏輯門電路上的輸入端施加所述數值輸出端的位置值比特(Stellenwert-Bits)，藉此能夠以適當且便於保持的方式將所述η比特計數器的計數值與所述觸發器的復位輸入端接通。
[0035]為了要報告和尤其是視覺顯示時鐘故障以及正常運行情況，在有利的實施方式中，通過另一個邏輯門電路將所述η比特計數器的數值輸出端與報警信號發生器(尤其包括顯示單元)相連接。藉此能夠向操作者報告和/或顯示時鐘故障，使得能夠迅速進行外部操作。
[0036]有利地設置另一個所述邏輯門電路(AND門電路)，在該門電路的輸入端施加所述數值輸出端的計數值比特，使得在達到限定計數值(即有利的計數器最終值)時，啟動報警信號發生器。
[0037]在有利的實施方式中，所述首要時鐘信號和所述次要時鐘信號基本上具有相同的時鐘周期時間，然而其中微小的誤差(大約在個位百分比的範圍內)及其引發的相位偏移因難以避免的、作為基礎的時鐘發生器的製造公差而被允許。
[0038]對於一個緊湊且簡單的η比特計數器的實施方式來說，該η比特計數器被有利地設計成2比特計數器(η = 2)，由此在次要時鐘信號短暫消失時已經達到最大計數值。如果在處於更高的計數值時(約10個故障的時鐘)才觸發報警，則將相應地選擇計數值的位深(Bit-Fiefe)。
[0039]為了要省去額外的電子輔助裝置，觸發器和η比特計數器有利地具有基本上相同的低電平和高電平。藉此能夠在不必使用用於電平調節的電子裝置的情況下，將一個組件的輸出端直接與另一個組件的輸入端相連，從而能夠便於保持電接通。
[0040]為了要使用常見的η比特計數器，在另一個有利的實施方式中將D觸發器設計成使得具有高電平的且施加到復位輸入端上的信號在Q輸出端上起到復位信號的作用。這將通過在同步系統的η比特計數器下遊布置的邏輯門電路的輸出端上達到高電平來實現。只要在觸發器的復位輸入端上施加高電平，則在該觸發器的D輸入端上施加的輸入信號在時鐘上升沿處被接通至Q輸出端的過程被阻止，即此後在一定程度上不急劇切換該觸發器。
[0041]包括具有多個主時鐘信號的監測系統(其具有分別帶有至少一個時鐘發生器的多冗餘設計的組件)的核技術設施(尤其核電站)有利地具有針對每一個主時鐘信號的至少一個所述的探測電路，以便監測該核技術設施的時鐘故障。
[0042]有利的是，所述核技術設施中的時鐘發生器的構造類型是相同的，使得由該時鐘發生器所生成的時鐘僅具有極小的頻率差並且擁有極小的故障出現機率。
[0043]在另一個有利的實施方式中，所述用於位置測量的監測系統由核反應堆控制杆構成。
[0044]為了將所述探測電路集成到與安全相關的、且具有現有時鐘時間的系統中，所述時鐘信號在有利的實施方式中具有大小在120赫茲至10赫茲(在核環境下的現有應用中例如為31赫茲)的頻率，其中所述探測電路的部件與該頻率相匹配。
[0045]尤其在應具有高安全需求的核電站中，在有利的實施方式中設置用於使得所述控制杆位置測量系統的至少一個組件具有其中一個所述的探測電路，從而能夠降低與時鐘故障相關的故障出現機率。
[0046]藉助本發明來實現的優勢尤其存在於，通過將觸發器與η比特計數器組合起來實現了用於與首要時鐘信號異步的次要時鐘信號的數字探測電路，其中所述時鐘信號以及所述與之異步的信號被傳輸到不同的處理組件，這些處理組件能夠通過適當選擇的相互接通近乎無故障地記錄時鐘故障。尤其是通過使用施加異步信號的觸發器和施加首要時鐘信號的η比特計數器以及將所述兩個組件反饋耦合地電接通過程能夠通過明確限定且無故障地監測所述次要時鐘信號將核電站安全考慮進來。
[0047]下面將藉助附圖詳述本發明的一個實施方式。其中分別以簡要示意圖示出了:
[0048]圖1具有D觸發器和2比特計數器的探測電路；
[0049]圖2在根據圖1所示的探測電路中，時鐘信號、異步信號、觸發器的Q值以及2比特計數器的計數值的時間曲線；
[0050]圖3作為第一應用的、具有基於根據圖1的探測電路的時鐘同步系統的核技術設施；以及
[0051]圖4根據圖1的同步系統的探測電路在核技術設施的時鐘同步系統中的第二應用。
[0052]圖1中所示的探測電路100特別是由一個D觸發器102和一個2比特計數器104組成，二者相互電接通。其中，在2比特計數器104處，在輸入端處施加在圖2中以時間函數示出的周期性時鐘信號202，該時鐘信號也被稱為同步信號或者首要時鐘信號。在D觸發器102處施加同樣在圖2中示出的異步信號204，該信號通常具有與時鐘信號202相同的頻率，然而其通常相對於時鐘信號202相位偏移。該異步信號204也被視作次要時鐘信號。
[0053]D觸發器102具有數據輸入端106 (簡稱為:D輸入端)、時鐘輸入端108 (簡稱為:C輸入端)、Q輸出端110以及異步復位或清除輸入端，也稱作ACLR112。
[0054]在數據輸入端106上施加具有高電平(也視作「I」)的常量信號，其例如對應於約5伏的電壓。時鐘輸入端108通過與其相連的電線被傳輸異步信號204。在初始狀態下，Q輸出端110具有對應值為「O」的低電平。一旦異步信號204的時鐘上升沿達到時鐘輸入端108，則施加在數據輸入端106的常量信號將被傳輸或接通到Q輸出端110上，使得在圖2中以時間函數示出的Q值208由初始狀態「O」變為「I」。
[0055]重新設置Q輸出端110上的信號的D觸發器102復位過程將通過ACLR 112來實現(異步復位)。也就是說，當ACLR 112端施加高電平「I」時，Q輸出端110上的值再次被重新設置為輸出值，即:例如對應於O至0.5伏特電壓的低電平「O」。此外，只要數值「I」施加在異步復位輸入端ACLR 112上，則D觸發器102在數據輸入端106上在異步時鐘信號204的上升沿處不會將數值「I」接通到Q輸出端110上，而是還由Q輸出端110繼續輸出數值「O」。
[0056]將D觸發器102與2比特計數器104電接通。該2比特計數器104例如可以由兩個JK觸發器組合而成並且對時鐘上升沿計數，該時鐘上升沿在其時鐘輸入端114 (部分也被稱作時鐘(clock-Eingang)輸入端或者計數輸入端)處實現。η比特計數器通常將可能的計數值數量確定為2的冪並且為從O至2η-1，因此2比特計數器能生成或者計數數字O、1、2、3 (0，I, 2，3)，這些數字與施加到數值輸出端116上的數值206相對應，該數值206在圖2中以十進位法顯示為時間函數。
[0057]該數值輸出端116包括包含當前二進位的計數值206的2比特寄存器118。在該2比特寄存器118的數據端下遊一方面設置AND門電路120並且另一方面設置NOR門電路122。AND門電路120根據邏輯AND運算(「&」)來結合2比特寄存器118的兩個位置值以及位數，使得當2比特計數器104具有計數值206 (O、1、2)中的一個計數值時，輸出端124附近的值具有低電平值「0」，而在計數值206為3時具有高電平值「I」。相反地，當2比特計數器104具有值為O的計數值206時，僅根據邏輯NOR運算(NOT-OR)而採用高電平值「1」，否則將採用低電平「O」。
[0058]在2比特計數器104的時鐘輸入端114上施加同步時鐘信號202，該信號在此實施方式中具有大小為31赫茲的頻率。在圖2中以虛線表示的、決定對電子組件的控制的同步時鐘信號202的電平轉換如虛線所示那樣，例如對應於循環方波信號的上升沿，稱作低電平「O」至高電平「I」的過渡，該過渡通過大小為31赫茲的固定頻率得以實現。周期時間也被稱作周期時間(Zykluszeit)。藉助適當的方法能夠獲取決定異步信號204的電平轉換的時鐘上升沿以作為方波載體信號，其中尤其是在處於高電平狀態「I」時異步信號的滯留時間可短於同步時鐘信號202的滯留時間。
[0059]其中，2比特計數器104對同步時鐘信號的時鐘上升沿計數，直到該2比特計數器104被復位為止。由電信號而產生復位過程，該電信號鄰近2比特計數器104的異步復位輸入端或者清除輸入端ACLR 128上。此時，當在D觸發器102與2比特計數器104之間電接通時，Q輸出端110施加到該2比特計數器104的ACLR 128上。通過ACLR 128上的高電平〃1〃(復位信號)復位2比特計數器，該高電平因在時鐘輸入端108上出現異步信號的時鐘上升沿而通過高電平「I」從數據輸入端106傳輸到Q輸出端110並因此傳輸到ACLR 128得以產生。也就是說，由時鐘上升沿在時鐘輸入端114上觸發的計數過程在計數值206為零(O)時從頭開始，此時不再施加復位信號。
[0060]探測電路100還具有反饋耦合。為此，2比特計數器104的數值輸出端116通過連接其間的NOR門電路122和該NOR門電路126的輸出端與D觸發器102的復位輸入端ACLR112通過信號相連接。當在ACLR 128上施加復位信號(如上所述由異步時鐘信號204所觸發)時，首先將2比特計數器104復位到計數值206為零(O)的狀態。隨後直接將D觸發器102也復位，並且該過程是通過將信號經由NOR門電路122和反饋耦合電路130轉接到D觸發器102的ACLRl 12上而實現的。這一過程將Q輸出端110上的數值復位至低電平「O」。因為對Q值208的復位過程是通過以極小的時間延遲(近乎瞬時)相對於輸入信號反饋耦合來實現的，所以Q值208每次僅在極短的時間間隔內採用高電平「 I 」，從而使得只要不出現異步信號204的時鐘故障，相應時間信號就具有圖2左側區域所示的循環峰值形式。
[0061]從2比特計數器104的計數值206的基準狀態(對應於數值零(O))出發，只有當2比特計數器的時鐘輸入端114上的同步時鐘信號202相繼三次將計數值206提高至最終值三(3)時，才達到最終值(對應於數值(3))，直到不因出現異步信號而臨時復位2比特計數器104為止。通常來說，在每次循環過程中也通過異步信號204將2比特計數器104復位到新的基準狀態。然而在異步信號204出現時鐘故障時，不對2比特計數器104進行臨時復位；也就是說，不對2比特計數器104在冪方面加以阻礙。
[0062]以此方式不能夠對異步信號204的時鐘故障進行監測。在因異步信號204的三次時鐘故障而引起2比特計數器104的最終值達到三(3)時，AND門電路120的輸出端124上的狀態從低電平「O」轉換到高電平「I」(該過程被理解為預警信號並且在顯示單元132中顯示)，使得能夠執行操作者的控制和必要時能夠執行修正後的系統操控。
[0063]如果在某一時間點(達到計數器最終值之前或之後)再次採用異步信號204的時鐘，則探測電路100在此情況下能夠再次啟動，使得通過時鐘上升沿將在觸發器102的D輸入端106上施加的高電平「I」接通到Q輸出端110上，並且從頭開始上述過程。無需手動復位電路。
[0064]綜上所述，基於如下狀態，即:2比特計數器104處於計數值一，二或者三(1，2或3)並且觸發器102的Q輸出端110輸出數值「0」，按照時間順序進行以下過程(只要次級側(異步)時鐘信號204不發生故障):
[0065]1.產生次要時鐘信號204的上升沿並且將觸發器102的D輸入端上的「I」接通至Q輸出端110上。
[0066]2.觸發器102的Q輸出端110上的「 I」直接作用於計數器104的異步復位輸入端128上並且將其計數值立即復位為零(O)。
[0067]3.由於計數器104的輸出值或計數值為零(O)而滿足了 NOR門電路122的NOR條件，該NOR門電路的輸出值因而立即變為數值「I」。
[0068]4.該NOR門電路122的輸出值「I」直接作用於觸發器102的異步復位輸入端112上並且將其Q輸出端110設為數值「O」。
[0069]5.由此在計數值104的異步復位輸入端128上再次施加「0」，並且該值能夠在首要時鐘信號202的下個上升沿處變為計數值一(I)。
[0070]6.產生首要時鐘信號202的上升沿並且計數器104的計數值設為一(I)。
[0071]7.由於計數器104的輸出值或計數值為一⑴而不再滿足NOR門電路122的NOR條件，NOR門電路的輸出值因而立即變為數值「O」。
[0072]8.觸發器102再次準備就緒，以便在次要時鐘信號204的下一上升沿處將在該觸發器102的D輸入端上的「I」接通至Q輸出端110。
[0073]9.在I處重新開始這些過程。
[0074]然而，如果異步時鐘信號204故障，則以上述方式將計數器104的計數器狀態最大提高至計數值三(3)並且利用AMD門電路120檢測出時鐘故障。
[0075]如上可知，圖2示出了其中描述有單個信號以及這些單個信號的相互作用的時間曲線。
[0076]其中橫坐標對應於時間軸200。以縱坐標表不不同的電信號或邏輯信號,其中從上至下分別是時鐘信號202、異步信號204、Q輸出值110的值(在此稱作Q值208)以及2比特計數器104的計數值206。
[0077]如果時鐘信號202的值由低電平「O」變為高電平「1」，則記錄2比特計數器104的上升沿，並且其計數值206首先從零(O)變化至一(I)。在異步信號204的上升沿情況下，類似地通過在數據輸入端106上將數值「I」接通至D觸發器102的Q輸出端110來將Q值208由「O」設為「I」。這將由於在D觸發器102的輸出端110與2比特計數器104的ACLR128之間的電接通而觸發，從而導致將計數值206重置為零(O)。隨後，數值輸出端116經由NOR門電路122和反饋耦合電路130將D觸發器102直接從「I」重置為「0」，並且重新開始該過程。
[0078]如果異步信號204的上升沿結束而同時同步信號202的多個上升沿達到2比特計數器104的話，則計數值206從基準值零(O)提高到最終值三(3)並因此檢測到異步系統發生時鐘故障並且通過所述顯示單元132將計數值表示出來。
[0079]提供一種探測電路的替換變型方案，該方案不對要監測時鐘信號的邊沿作出響應，而是對該時鐘信號的電平做出反應。在此，相比於根據圖1的優選方案，觸發器採用了其它的接線方式(未在示圖中特別示出)。
[0080]在觸發器102的數據輸入端106上施加具有高電平的常量信號。首要時鐘信號202施加到該觸發器的時鐘輸入端108上，使得觸發器102在每個上升沿處將高電平接收到Q輸出端110上。觸發器102的復位輸入端112與待監測的次要時鐘信號相連。產生待監測次要時鐘信號204的高電平，從而在觸發器102的Q輸出端110上產生低電平。觸發器102的Q輸出端110通過逆變器與η比特計數器104的復位輸入端128相連，在該復位輸入端的輸入側施加有首要時鐘信號202。因此待監測次要時鐘信號204的高電平起到了復位η比特計數器的作用。η比特計數器104的輸出傳遞至AND門電路，使得在達到計數器的停止數值時報告時鐘故障。
[0081]然而該替代性的方案具有一個缺點:如果待監測的次要時鐘信號204以此方式故障，即:長時間處於高電平狀態時，則觸發器102的Q輸出端長時間處於低電平狀態,這一過程又通過逆變器起到了在η比特計數器104的復位輸入端128上長時間處於高電平狀態的作用。
[0082]還會發生的情況是，探測電路的該替代性變型方案由於待監測時鐘信號的故障而無法運行。
[0083]為了要解決這一缺陷，需要為每個待監測時鐘信號準備兩個這樣的探測電路，其中，一個探測電路監測時鐘信號的低電平狀態而另一個探測電路監測時鐘信號的高電平狀態。兩個探測電路發回的時鐘故障報告通過OR門電路整合為單個時鐘故障報告。由此也能夠藉助探測電路的這一變型方案在任何情況下檢測到次要時鐘信號的故障情況。
[0084]然而相比於此前所描述的備選變型方案而言，需要雙倍的資源和額外的OR門電路。
[0085]在圖3中示意性地示出了根據圖1的探測電路100的第一種可能的應用:在核技術設施300中，尤其在核電站中，設有包括冗餘設計的組件的數字監測系統302。每個組件均具有相同類型的時鐘發生器304。由每兩個時鐘發生器304所產生的時鐘信號被提供給上述類型的探測電路100，其中，一個時鐘信號用作主時鐘或者首要時鐘，並且另一個通過相位偏移以及其它影響而異步偏移的時鐘信號用作從屬時鐘或者次要時鐘。藉助該探測電路100，將檢測到從屬組件的時鐘故障情況並且報告給控制單元306，該控制單元在必要時反向作用於單個組件，尤其是反向作用於這些單個組件的時鐘發生器304 (通過虛線來表示)，以便達到或者重新進行時鐘同步過程。因此，探測電路100能夠結合控制單元306來用作時鐘發生器304的時鐘同步系統。除了冗餘組件彼此間的相互調整，也可以利用外置時鐘發生器來進行調整。
[0086]圖4示意性地示出了第二種可能的應用。在核技術設施300中，尤其在核電站中，設有包括例如四個冗餘的主時鐘信號(Masterkatsignal)Α、B、C、D的數字時鐘同步系統310。該系統的任務在於，將恰好一個主時鐘信號傳輸到布置在下遊的所有組件處，使得這些組件能夠絕對同步地進行工作。在第一主時鐘信號出現故障的情況下，應為布置在下遊的這些組件提供第二主時鐘信號，使得這些組件能繼續絕對同步地進行工作。如果第二主時鐘信號也發生故障時，則應切換至第三主時鐘信號，以此類推。
[0087]為每個組件312提供多個(在此為四個)外部饋送的主時鐘信號Α、B、C、D，其中以優先級控制的方式來選擇待傳輸的主時鐘信號。在每個組件312內部均有用於這些時鐘信號Α、B、C、D中每個時鐘信號的探測電路100，每個探測電路各包含一個2比特計數器。主時鐘信號分別對應於待由探測電路100監測的次要時鐘信號。該首要時鐘信號用於2比特計數器104的計數過程並且在每個組件內部由一個未在此詳加說明的內置時鐘發生器生成。
[0088]還在每個組件內部將主時鐘信號Α、B、C、D輸送至多路復用器314，該多路復用器藉助探測電路100的時鐘故障警報以優先級控制的方式選擇待傳輸的主時鐘信號。
[0089]如果所有主時鐘信號均為激活狀態，則傳輸第一主時鐘信號。如果第一主時鐘信號故障，而且第二主時鐘信號還處於激活狀態，則傳輸第二主時鐘信號。如果第一主時鐘信號以及第二主時鐘信號均發生故障並且第三主時鐘信號還處於激活狀態，則傳輸第三主時鐘信號，以此類推。
[0090]因此通過這種具有四個主時鐘信號的時鐘同步系統310在四個主時鐘信號中的三個發生故障時也還能提供布置在下遊的組件的功能和同步性。
[0091]當然，這種時鐘同步系統也可以在核領域以外的相關領域(例如在工業加工或者機器監測和控制過程中)使用。
[0092]附圖標記列表:
[0093]100探測電路
[0094]102 D 觸發器
[0095]104 2比特計數器
[0096]106數據輸入端
[0097]108時鐘輸入端
[0098]110 Q 輸出端
[0099]112 ACLR
[0100]114時鐘輸入端
[0101]116數值輸出端
[0102]118 2比特寄存器
[0103]120AND 門電路
[0104]122N0R 門電路
[0105]124AND門電路輸出端
[0106]126N0R門電路輸出端
[0107]128 ACLR
[0108]130反饋耦合電路
[0109]132顯示單元
[0110]200時間軸
[0111]202同步時鐘信號(首要時鐘信號)
[0112]204異步信號(次要時鐘信號)
[0113]206計數值
[0114]208 Q 值
[0115]300核技術設施
[0116]302監測系統
[0117]304時鐘發生器
[0118]306控制單元
[0119]310時鐘同步系統
[0120]312 組件
[0121]314多路復用器
[0122]A、B、C、D主時鐘信號
【權利要求】
1.一種用於藉助首要時鐘信號(202)對次要時鐘信號(204)的時鐘故障進行監測的數字探測電路(100)， ?該數字探測電路包括觸發器(102)，該觸發器具有 -時鐘輸入端(108)， -數據輸入端(106)， -Q輸出端(110)，以及 -復位輸入端(112)， ?並且該數字探測電路包括η比特計數器(104)，該η比特計數器具有 -時鐘輸入端(114), -復位輸入端(128)，以及 -數值輸出端(116)， 其中，所述觸發器(102)與所述η比特計數器(104)彼此通電接通，並且其中 ? n ^ 2, ?在所述η比特計數器(104)的所述時鐘輸入端(114)上施加所述首要時鐘信號(202)， ?在所述觸發器(102)的所述時鐘輸入端(108)上施加所述次要時鐘信號(204)， ?在所述觸發器(102)的所述數據輸入端(106)上施加常量信號， ?所述觸發器(102)的所述Q輸出端(110)與所述η比特計數器(104)的所述復位輸入端(128)相連，並且 ?所述η比特計數器(104)的所述數值輸出端(116)通過連接期間的邏輯門電路(122)與所述觸發器(102)的所述復位輸入端(112)相連。
2.根據權利要求1所述的探測電路(100)，其中，所述觸發器(102)和所述η比特計數器(104)是邊沿觸髮式的，尤其是單邊沿觸髮式的，特別是正邊沿觸髮式的。
3.根據權利要求1或2所述的探測電路(100)，其中，所述觸發器(102)是D觸發器。
4.根據權利要求1至3中任一項所述的探測電路(100)，其中，所述邏輯門電路是NOR門電路(122)，在該NOR門電路的輸入端側施加所述數值輸出端(116)的位置值比特。
5.根據權利要求1至4中任一項所述的探測電路(100)，其中，所述η比特計數器(104)的所述數值輸出端(116)通過另一個邏輯門電路(120)與報警信號發生器相連，該報警信號發生器尤其包括顯示單元(132)。
6.根據權利要求5所述的探測電路(100)，其中，所述另一個邏輯門電路(120)是AND門電路，在該AND門電路的輸入端側施加所述數值輸出端(116)的所述位置值比特。
7.根據權利要求1至6中任一項所述的探測電路(100)，其中，所述觸發器(102)的所述數據輸入端(106)上的所述常量信號為高電平信號。
8.根據權利要求1至7中任一項所述的探測電路(100)，其中，所述首要時鐘信號(202)和所述次要時鐘信號(204)基本上具有相同的時鐘周期時間。
9.根據權利要求1至8中任一項所述的探測電路(100)，其中，η= 2。
10.一種核技術設施，尤其是核電站，該核技術設施具有監測系統，該監測系統包括分別具有一個時鐘發生器的多個冗餘設置的組件，其中，設置有至少一個根據權利要求1至9中任一項的探測電路(100)，以便相對於由其它時鐘發生器中的一個所生成的時鐘信號(202,204)或者相對於外部時鐘信號(202、204)來探測至少一個由其中一個所述時鐘發生器生成的時鐘信號(202、204)並且監測時鐘故障。
11.根據權利要求10所述的核技術設施，其中，所述時鐘發生器的構造類型是相同的。
12.根據權利要求10或11所述的核技術設施，其中，所述監測系統由核反應堆控制杆構成用於位置測量。
【文檔編號】H03K21/40GK104380606SQ201380030604
【公開日】2015年2月25日 申請日期:2013年4月19日 優先權日:2012年6月14日
【發明者】G·奧爾, B·海涅曼 申請人:阿海琺有限公司