串行總線的接口電路的製作方法

2023-06-05 10:32:36 1

專利名稱：串行總線的接口電路的製作方法
技術領域：
本發明涉及一種總線的接口電路，尤其涉及一種用於一串行總線可減 少漏電流的4妄口電^各。
背景技術：
總線被用來在主裝置與附屬裝置之間，傳送數據、時鐘或地址，可分 為串行式及並行式兩種。串行總線將多個數據同時傳輸，也因此比並行總 線節省較多針腳。在串行總線系統中，主裝置(或附屬裝置)利用一接口 電路輸出單端邏輯信號，而附屬裝置(或主裝置)根據邏輯電平判斷接收
數據為何。
請參考圖1,圖1為用於一內部集成電路(Inter-Integrated Circuit,簡 稱I2C)總線的一接口電路10的示意圖。接口電路10由一電壓大小為V2 的電壓驅動，包含一電流源100、 一具有一門限電壓Vtn的N型金屬氧化 半導體N1及一史密斯觸發器120。主裝置12由一電壓大小為VI的電壓驅 動，用來輸出一數據信號SDA(或一時鐘信號)至接口電路IO，其最大電 平為V1。 N型金屬氧化半導體N1為一開關電路，其通過柵極接收數據信 號SDA,而通過漏極輸出一電壓信號Vx。當N型金屬氧化半導體N1導通 時，電流源100提供大小為I的一電流IV2。史密斯觸發器120亦由電壓 V2驅動，用來將電壓信號Vx轉成一數據輸出信號SDA一IN,其為方波信 號，具有最大電平V2。
請參考圖2，圖2為圖1接口電路10的信號時序示意圖。相關信號由 上至下為數據信號SDA、電壓信號Vx、數據輸出信號SDA一IN及電流IV2。 由圖可知，當數據信號SDA導通N型金屬氧化半導體N1時，電流IV2通 過N型金屬氧化半導體Nl流至接地端，此時電壓信號Vx大小為接地端的 接地電壓，而電流IV2大小為I;當數據信號SDA使N型金屬氧化半導體 Nl關閉時，電流IV2大小為0，而電壓信號Vx大小為V2。
因此，當數據信號SDA操作在最大電平VI時，電流IV2也操作在最大電流電平I,其造成接口電路10不少的功率消耗。再者，主裝置12 —般
處於待命時，會維持數據信號SDA在電平VI,在此情況下，電流IV2形 如一漏電流。除此之外，漏電流的情形也發生在史密斯觸發器120。

發明內容
因此，本發明的主要目的在於提供一種用於一串行總線可減少漏電流 的接口電路。
本發明公開一種用於一串行總線的接口電路，包含有一接收端、 一輸 出端、 一第一開關電路、 一電壓源及一第二開關電路。該接收端用來接收 一輸入信號，而輸出端用來輸出一第一電壓信號。該第一開關電路耦接於 該接收端、該輸出端及一接地端，用來根據該輸入信號與該接地端的 一接 地電壓的差值，決定該輸出端與該接地端的耦接狀態。該電壓源用來對一 驅動電壓產生一壓降，以提供一第一電壓。第二開關電路耦接於該接收端、 該第一開關電路、該輸出端及該電壓源，用來根據該輸入信號與該第一電 壓的差值，決定該第一開關電路與該電壓源的耦接狀態。


圖1為已知一接口電路的示意圖。
圖2為圖l接口電路的信號時序示意圖。
圖3為本發明一實施例用於一串行總線主裝置的一接口電路的示意圖。 圖4為本發明實施例用於 一 內部集成電路總線的 一 接口電路的示意圖。 圖5為圖4接口電路的信號時序示意圖。
圖6為本發明實施例用於 一 內部集成電路總線的 一 接口電路的示意圖。 圖7為圖6接口電路的信號時序示意圖。
圖8為本發明實施例用於一內部集成電路總線的一接口電路的示意圖。 圖9為圖8接口電路的信號時序示意圖。主要元件符號說明
10、 30、 40、 60、 80 "l妄口電3各 100 電流源 Vtn、 Vtp門限電壓 Nl N型金屬氧化半導體Pl、 P2 P型金屬氧化半導體P1 120 史密斯觸發器
SDA 數據信號 Vx、 Vx， 電壓信號 SDAJN 數據輸出信號 I 電;危電平 600 加速電路 602 反向器 Sl、 S2 開關 VS1、 VS2 控制信號 800 控制單元 T 時間 300 第一開關電路 310、 410電壓源 320 第二開關電路 330 史密斯觸發器 VG 接地電壓 GND 接地端 IN、 IN1 接收端 OUT、 0UT1 輸出端 SIN 輸入信號 VS1 第一電壓信號
V、 VD 壓降
VI、 Vy 第一電壓 Vw 方波信號
VI、 V2、 V3 驅動電壓
IV2、 IV2'、 IV3電流
具體實施例方式
請參考圖3,圖3為本發明一實施例用於一串行總線主裝置的一接口電 路30的示意圖。接口電路30上接一驅動電壓V3,下接用來提供一接地電壓VG的一接地端GND,並包含有一接收端IN、 一輸出端OUT、 一第一 開關電路300、 一電壓源310、 一第二開關電路320及一史密斯觸發器330。 接收端IN用來接收一輸入信號SIN,而輸出端OUT用來輸出一第一電壓 信號VS1。第一開關電路300用來根據輸入信號SIN與接地電壓VG的差 值，決定輸出端OUT與接地端GND的耦接狀態。電壓源310用來對驅動 電壓V3產生一壓降V,以提供大小為(V3-V)的一第一電壓VI。除了提供 壓降V,電壓源310也根據驅動電壓V3，提供一電流IV3。第一開關電路 300用來根據輸入信號SIN與第一電壓VI的差值，決定輸出端OUT與電 壓源310的耦接狀態。史密斯觸發器330用來轉換第一電壓信號VS1成一 方波信號Vw,以控制附屬(Slave)裝置。通過第一開關電路300與第二 開關電路320控制對應的耦接關係，接口電路30可在輸入信號SIN轉態時 才允許電流IV3流經電壓源310至接地端GND,且不影響第一電壓信號 VS1與輸入信號SIN的邏輯電平。
舉例來說，當輸入信號SIN與接地電壓VG的差值大於一第一預設值 時，第二開關電路320導通輸出端OUT與接地端GND之間的連接；反之， 則切斷連接。同樣地，當輸入信號SIN與第一電壓VI的差值小於一第二 預設值時，第一開關電路300導通輸出端OUT與電壓源310的連接；反之， 則切斷連接。其中，第一與第二預設值可相同或不同。
請參考圖4,圖4為本發明一實施例用於一內部集成電路總線的一接口 電路40的示意圖。接口電路40用來改善圖1接口電路10的漏電流問題， 因此圖1與4中相同元件使用相同的符號及名稱表示。接口電路40包含有 一接收端IN1、 一輸出端0UT1、 一 N型金屬氧化半導體Nl、 一電壓源410、 一具有一門限電壓Vtp的P型金屬氧化半導體P1、及一史密斯觸發器120。 接收端IN1接收主裝置12的數據信號SDA，而輸出端0UT1輸出一電壓 信號Vx，。電壓源410另提供一電流IV2'，以及對驅動電壓V2產生一壓降 VD,以提供大小為(V2-VD)的一第一電壓Vy。簡單來看，P型金屬氧化半 導體P1與N型金屬氧化半導體N1組成一反相器，並由第一電壓Vy驅動。
在驅動電壓V2大於VI的情況下，本領域技術人員應調整電壓源410, 使(V2-VD)〈(V1+Vtp),而在驅動電壓V2小於VI的情況下，則讓壓降VD 越小越好。請同時參考圖5，圖5為圖4接口電路40的信號時序示意圖。 相關信號由上至下為數據信號SDA、電壓信號Vx，、數據輸出信號SDA—IN及電流IV2，。
由圖4與5可知，當數據信號SDA操作於高電平VI時，數據信號SDA 的電平與接地電壓的差值超過門限電壓Vtn時，使得N型金屬氧化半導體 Nl導通，P型金屬氧化半導體P1關閉，此時電壓信號Vx，大小為0。當數 據信號SDA操作於低電平時，第一電壓Vy與數據信號SDA的電平的差值 超過門限電壓Vtp,使得P型金屬氧化半導體P1導通，而N型金屬氧化半 導體N1關閉，此時電壓信號Vx，大小為(V2-VD)。在上述兩種情況下，接 口電路40都沒有電流IV2，出現。當數據信號SDA進行電平轉態時，電壓 信號Vx，需要時間進行轉態，而其中一小段時間N型金屬氧化半導體Nl 與P型金屬氧化半導體P1同時導通，使得電流IV2，的波形如圖5所示。明 顯地，相較於已知圖1的電流IV2，接口電路40大幅減少電流IV2，的導通 時間，進而改善漏電流的問題。
為了更進一步減少漏電流，在史密斯觸發器120與輸出端0UT1之間 可置入一加速電路，其用來調整並快速拉升電壓信號Vx，的最大信號電平 至驅動電壓V2。請參考圖6，圖6為本發明一實施例用於一內部集成電路 總線的一接口電路60的示意圖。接口電路60的架構大致與接口電路40相 同，唯一不同之處在於史密斯觸發器120與輸出端0UT1新增一加速電路 600，其包含一 P型金屬氧化半導體P2及一反向器602。在數據信號SDA 為低電平的情況下，當電壓信號Vx，提升至(V2-VD)期間，電壓信號Vx，將 超過反向器602的臨界電壓，使得P型金屬氧化半導體P2導通，此時電壓 信號Vx，快速拉升至驅動電壓V2。
請參考圖7,圖7為圖6接口電路60的信號時序示意圖。由圖7可知， 圖7的電壓信號Vx，比圖5的電壓信號Vx，具有較短的轉態時間，也減少了 電流IV2，的導通時間。因此，接口電路60不僅能增快史密斯觸發器120的 切換速度，而且可以減少因為電壓信號Vx，在中間電平而導致史密斯觸發 器120中的漏電流。
請參考圖8,圖8為本發明一實施例用於一串行總線主裝置的一接口電 路80的示意圖。接口電路80的架構大致與圖4接口電路40相同，不同之 處在新增開關Sl及S2,以及用來產生開關Sl及S2的控制信號VS1及VS2 的一控制單元800。當開關Sl導通而開關S2關閉時，第一電壓Vy充電至 驅動電壓V2,以提升電壓信號Vx，的充電速度。比較圖1接口電路10得知，接口電路80的當前工作狀態與接口電路IO相同，亦有漏電流的情況。當
開關Sl關閉而開關S2導通時，接口電路80的工作狀態與接口電路40相同。
當數據信號SDA維持於高電平VI時，控制單元800檢測電壓信號Vx， 在低電平超過一時間T時，判定接口電路80已進入待命狀態，因此通過控 制信號VS1與VS2，導通開關S2及關閉開關Sl。在此情況下，第一電壓 Vy下降至(V2-VD)， P型金屬氧化半導體P1因而關閉，也讓漏電流(電流 IV2，)消失。
請參考圖9，圖9為圖8接口電路80的信號時序示意圖。相關信號由 上至下為數據信號SDA、電壓信號Vx，、第一電壓Vy、控制信號VS1、控 制信號VS2、數據輸出信號SDAJN及電流IV2'。由圖9可知，在電壓信 號Vx，進入低電平一時間T時，切換控制信號VS1與VS2，以通過第一電 壓Vy關閉P型金屬氧化半導體Pl，以消除電流IV2，。當電壓信號Vx，出 現轉態時，控制單元800再度切換控制信號VS1與VS2回原來的電平，以 回到正常運作狀態。
特別注意的是，在接口電路40、 60及80中，電壓源410可由一電阻、 一二極體、一P型金屬氧化半導體來實現，而本領域技術人員可調整出合 適的壓降與電流，以控制P型金屬氧化半導體P1的臨界開關電壓。
綜上所述，本發明實施例通過電壓源控制P型金屬氧化半導體的臨界 開關點，並利用P型金屬氧化半導體與N型金屬氧化半導體之間的開關關 系，除了減少漏電流也無影響輸出信號的邏輯電平。
以上所述僅為本發明的優選實施例，凡依本發明權利要求書所做的均 等變化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1.一種用於一串行總線的接口電路，包含有一接收端，用來接收一輸入信號；一輸出端，用來輸出一第一電壓信號；一第一開關電路，耦接於該接收端、該輸出端及一接地端，用來根據該輸入信號與該接地端的一接地電壓的差值，決定該輸出端與該接地端的耦接狀態；一電壓源，用來對一驅動電壓產生一壓降，以提供一第一電壓，該驅動電壓用來驅動該接口電路；以及一第二開關電路，耦接於該接收端、該第一開關電路、該輸出端及該電壓源，用來根據該輸入信號與該第一電壓的差值，決定該第一開關電路與該電壓源的耦接狀態。
2. 如權利要求1所述的接口電路，其中該第 一開關電路是一 N型金屬 氧化半導體，具有一漏極耦接於該輸出端， 一柵極耦接於該接收端，以及 一源4及耦4妄於該4妾地端。
3. 如權利要求1所述的接口電路，其中該第二開關電路是一 P型金屬 氧化半導體，具有一漏極耦接於該輸出端及該第一開關電路， 一柵極耦接 於該接收端，以及一源極耦接於該電壓源。
4. 如權利要求1所述的接口電路，其還包含一史密斯觸發器，耦接於 該輸出端，用來轉換該第一電壓信號成一方波信號。
5. 如權利要求1所述的接口電路，其還包含一加速電路，耦接於該輸 出端，用來調整該第一電壓信號的最大信號電平至該驅動電壓。
6. 如權利要求5所述的接口電路，其中該加速電路包含有 一反相器，具有一第一端，用來接收該第一電壓信號，及一第二端；以及一P型金屬氧化半導體，具有一漏極，用來接收該第一電壓信號，一 柵極，耦接於該反相器的該第二端，以及一源極，耦接於該驅動電壓。
7. 如權利要求l所述的接口電路，其還包含有一第一開關，耦接在該電壓源與該第二開關電路之間，用來根據一第 一控制信號，決定該第二開關電路與該電壓源的耦接關係；一第二開關，耦接於該第二開關電路，用來根據一第二控制信號，決 定該第二開關電路與該驅動電壓的耦接關係；以及一控制單元，耦接於該輸出端與該第三開關電路，用來根據該第一電 壓信號，產生該第一控制信號與該第二控制信號。
8.如權利要求1所述的接口電路，其中該輸入信號由該串行總線的一主 裝置所產生。
全文摘要
一種串行總線的接口電路，包含有一接收端、一輸出端、一第一開關電路、一電壓源及一第二開關電路。該接收端用來接收一輸入信號，而輸出端用來輸出一第一電壓信號。該第一開關電路耦接於該接收端、該輸出端及一接地端，用來根據該輸入信號與該接地端的一接地電壓的差值，決定該輸出端與該接地端的耦接狀態。該電壓源用來對一驅動電壓產生一壓降，以提供一第一電壓。第二開關電路耦接於該接收端、該第一開關電路、該輸出端及該電壓源，用來根據該輸入信號與該第一電壓的差值，決定該第一開關電路與該電壓源的耦接狀態。
文檔編號G06F13/38GK101639818SQ200810144248
公開日2010年2月3日 申請日期2008年7月28日 優先權日2008年7月28日
發明者鄭東栓 申請人:聯詠科技股份有限公司