低壓力襯裡的淺溝隔離元件的製備方法
2023-07-02 04:19:51 2
專利名稱：低壓力襯裡的淺溝隔離元件的製備方法
技術領域：
本發明涉及一種淺溝隔離元件的製備方法，更具體地說，涉及一種應用於半導體元件上的低應力襯裡的淺溝隔離元件的製備方法。
在集成電路元件中，為防止相鄰二電晶體間發生電子漂移，而產生漏電流的現象，通常會以一隔離元件作為間隔。傳統的隔離元件為場氧化層，其是以區域氧化法(LOCOS)所形成。但隨著目前集成電路中電晶體的密度愈來愈大而線寬卻愈來愈細，對於0.25微米以下的半導體加工，目前應用最廣的是一淺溝渠隔離(STN)元件。
熟知的淺溝隔離元件是以下列步驟所形成氧化一矽底材表面以形成一墊氧化層；沉積一氮化矽帽蓋於該墊氧化層上；塗布一層光阻於該氮化矽帽蓋上，並經由平版印刷、蝕刻等步驟於矽底材上形成一淺溝渠；沉積一襯裡於該淺溝渠中；最後，沉積一氧化層以填充該淺溝渠形成一隔離元件。
在上述熟知的淺溝隔離元件中，其襯裡多以氮化矽或氧化物為材質。其中，以氧化物為襯裡的淺溝隔離元件並不能完全防止相鄰二電晶體間的電子漂移，所以仍然會有漏電流現象的發生。目前應用較廣的隔離元件襯裡是以氮化矽為材料，但是當氮化矽沉積於矽底材上時，會有極大的應力產生，所以一般以氮化矽為襯裡的淺溝隔離元件皆需經過一高溫退火步驟，以降低氮化矽襯裡與矽底材間的應力。
本發明的目的在提供一種低應力襯裡的淺溝隔離元件的製備方法，以降低氮化矽襯裡與矽底材間的應力，且避免矽底材或是襯裡發生裂痕。
為達成上述目的並避免熟知的缺點，本發明公開一種低應力襯裡的淺溝隔離元件的製備方法，包含步驟(a)至(e)。在步驟(a)中，氧化一矽底材的表面以形成一墊氧化層。在步驟(b)中，沉積一氮化矽帽蓋於該墊氧化層上。在步驟(c)中，於該氮化矽帽蓋上塗布一層光阻，並經平版印刷蝕刻而於該矽底材中形成一淺溝渠。在步驟(d)中，沉積一氮氧化矽或氧化矽/氮化矽/氧化矽的多層結構於該淺溝渠內以形成襯裡，在步驟(e)中，沉積一氧化層以填充該淺溝渠。
本發明還可於步驟(e)之後，進一步包含一化學機械研磨的步驟，用以平坦化該氧化層表面且暴露出該氮化矽帽蓋。且於步驟(e)中，該氧化層可利用高密度等離子化學氣相沉積法而形成，以防止填洞時產生孔隙。
本發明的前述和其他目的、優點以及實現方式，根據下列詳細說明和配合附圖將更加清楚，其中
圖1(a)至1(e)為本發明的一具體實施例的淺溝隔離元件的加工步驟。
圖式元件符號說明10矽底材11墊氧化層12氮化矽帽蓋13光阻14淺溝渠15襯裡16氧化層較佳具體實施例的說明淺溝隔離元件一般是用於防止相鄰的二電晶體之間發生電子漂移而產生漏電流的現象。以下，請參照圖1(a)至圖1(e)詳細說明本發明的一較佳具體實施例。
如圖1(a)所示，首先，提供一矽底材10，一般為矽晶圓片。將該矽底材10的表面氧化以形成一墊氧化層11，厚度約為100-400埃之間。接著，沉積氮化矽於該墊氧上層11的上以形成一氮化矽帽蓋12，該氮化矽帽蓋的沉積方式一般是以低壓化學氣相沉積法所形成，其厚度約為500-2500埃之間。其中，該墊氧化層11是做為一緩衝層，以緩解氮化矽帽蓋12與矽底材10間的應力，而氮化矽帽蓋12則做為氧化過程的硬罩幕。於該氮化矽帽蓋12上塗布一層光阻13，並經由平版印刷蝕刻等步驟，於矽底材10中形成一淺溝渠14，如圖1(b)所示。本發明所公開的淺溝渠較佳者是利用活性離子蝕刻方式所形成，其深度是介於約0.1微米至1微米間。
如圖1(c)所示，沉積一襯裡15於該淺溝渠14中，該襯裡形成於該淺溝渠14上及氮化矽帽蓋12與墊氧化層11的側邊上，厚度是介於50埃至200埃之間。在本發明所公開的隔離元件中，襯裡15是以氮氧化矽或是氧化矽/氮化矽/氧化矽的多層結構所形成，以降低與矽底材10間的應力。
如圖1(d)所示，沉積一氧化層16於該襯裡15上並填滿該淺溝渠14。為防止一般半導體加工在填洞時會產生的孔隙，本發明所公開的淺溝隔離加工是利用高密度等離子化學氣相沉積法將淺溝渠14填滿。
本發明所公開的低應力襯裡15除了可降低與矽底材間的應力外，並可做為一緩衝層，以增強氧化層16與矽底材10間的附著力，並避免後續加工例如高密度等離子化學氣相沉積法，對半導體元件本身所造成的損害。
如圖1(e)所示，本發明所揭示的淺溝隔離加工可進一步包含一化學機械研磨的步驟，使氧化層16表面平坦化並將氮化矽帽蓋暴露出來，以得到較佳的效果。
以上，雖已例舉本發明的較佳實施例作一說明，但在不背離本發明的精神與範圍下，仍可作任何等效的變更。因此，任何熟習此項技術領域人士所顯而易見的變更或修飾，都應包含在如下所附權利要求的範圍內。
權利要求
1.一種低應力襯裡的淺溝隔離元件的製備方法，包含下列步驟(a)氧化一矽底材的表面以形成一墊氧化層；(b)沉積一氮化矽帽蓋於該墊氧化層上；(c)於該氮化矽帽蓋上塗布一層光阻，並經平版印刷蝕刻而於該矽底材中形成一淺溝渠；(d)沉積一氮氧化矽於該淺溝渠內以形成襯裡；及(e)沉積一氧化層以填充該淺溝渠。
2.如權利要求1的製備方法，其中於步驟(e)中，該氧化層系利用高密度等離子化學氣相沉積法所形成。
3.如權利要求1的製備方法，其中於步驟(e)之後，還包含一化學機械研磨的步驟，用以平坦化該氧化層表而且暴露出該氮化矽帽蓋。
4.如權利要求1的製備方法，其中於步驟(d)中，該氮氧化矽的厚度介於50埃至200埃之間。
5.如權利要求1的製備方法，其中於步驟(e)中，該淺溝渠是經由一活性離子蝕刻而形成。
6.一種低應力襯裡的淺溝隔離元件的製備方法，包含下列步驟(a)氧化一矽底材的表面以形成一墊氧化層；(b)沉積一氮化矽帽蓋於該墊氧化層上；(c)於該氮化矽帽蓋上塗布一層光阻，並經平版印刷蝕刻而於訪矽底材中形成一淺溝渠；(d)沉積一氧化矽/氮化矽/氧化矽於該淺溝渠內以形成襯裡；及(e)沉積一氧化層以填充該淺溝渠。
7.如權利要求6的製備方法，其中於步驟(e)中，該氧化層系利用高密度等離子化學氣相沉積法所形成。
8.如權利要求6的製備方法，其中於步驟(e)之後，還包含一化學機械研磨的步驟，用以平坦化該氧化層表面且暴露出該氮化矽帽蓋。
9.如權利要求6的製備方法，其中於步驟(d)中，該氧化矽/氮化矽/氧化矽的厚度介於50埃至200埃之間。
10.如權利要求6的製備方法，其中於步驟(c)中，該淺溝渠是經由一活性離子蝕刻而形成。
全文摘要
在一般以氮化矽為襯裡的淺溝隔離元件中,其襯裡與矽底材間會有極大的應力產生,而造成隔離元件中有裂痕或缺陷。本發明公開了一種低應力襯裡的淺溝隔離元件的製備方法,其是以一介電材料為襯裡,例如氮氧化矽或是氧化矽/氮化矽/氧化矽的多層結構,除了可緩解襯裡與矽底材間的應力之外,並避免後續加工對半導體元件所造成的損害,以提高淺溝隔離元件的品質。
文檔編號H01L21/70GK1374689SQ01109498
公開日2002年10月16日 申請日期2001年3月14日 優先權日2001年3月14日
發明者徐震球, 鍾振輝, 林義雄 申請人:矽統科技股份有限公司