Ldmos功率器件的製作方法

2023-06-01 23:21:21 1

專利名稱：Ldmos功率器件的製作方法
技術領域：
本實用新型涉及一種LDMOS功率器件。
背景技術：
現有的LDMOS功率器件(射頻功率器件)結構設計如圖1所示，包括P型重摻雜 襯底、P型重摻雜襯底上的P型外延層以及P型外延層上的源極區和漏極區，其中源極區與 P型中摻雜襯底導電連接，源極區和漏極區之間設有溝道區，溝道區的上方設有柵。L匿OS 功率器件在高頻率時的性能主要受限於柵極到源極的電容Cgs和漏極到源極的電容Cds。 Cgs的大小主要由柵極長度和柵極氧化層厚度來決定，這兩個參數同時也控制器件跨導參 數gm。降低Cgs就要犧牲gm或器件的可靠性(例如增加窄通道效應)，否則很難減小Cgs。 Cds決定於輕摻雜區(LDD區)的大小，LDD區也決定了開啟電阻Rdson和擊穿電壓BVdss 的大小。 一旦優化了 LDD區來實現最佳的Rdson和BVdss，要同時降低Cds也很難。

發明內容本實用新型目的是提供一種L匿OS功率器件，在不用降低其它參數指標的前提 下，減小了柵極到源極的電容Cgs和漏極到源極的電容Cds，實現了射頻條件下器件高增益 和高效率的工作。 本實用新型的技術方案是一種LDMOS功率器件，包括襯底、襯底上的第一導電類 型外延層、以及形成於第一導電類型外延層上的源極區和漏極區，所述源極區與襯底導電 連接，所述襯底為與第一導電類型相反的第二導電類型襯底。其中第一導電類型和第二導 電類型是指P型或N型，即當第一導電類型為P型時，第二導電類型為N型；當第二導電類 型為P型時，第一導電類型為N型。對於高電壓和高擊穿電壓的LDM0S器件應用，由於第一 導電類型外延層和第二導電類型襯底之間存在一個結間耗盡區，本實用新型第一導電類型 外延層相比通常具有第一導電類型襯底的U)M0S功率器件要厚。 進一步的，所述源極區通過導電溝槽連接到第二導電類型襯底上，或者所述源極 區通過導電全過孔連接到第二導電類型襯底底部，所述源極區表面設有與導電溝槽或導電 全過孔導電連接的源歐姆接觸區。 進一步的，所述源歐姆接觸區由源極區表面延伸到導電溝槽或導電全過孔上方並 與導電溝槽或導電全過孔直接連接，使得源極區接地。 或者進一步的，所述LDMOS功率器件半導體表面設有氧化層，所述氧化層內設有 導電層，所述導電層分別與源歐姆接觸區和導電溝槽(或導電全過孔)導電連接，使得源極 區接地。 進一步的，所述第一導電類型外延層上還於導電溝槽或導電全過孔周圍設有與襯
底連接的第二導電類型重摻雜連接溝槽，用來增強接地的導電性。 本實用新型優點是 1、本實用新型在第二導電類型襯底上設置第一導電類型外延層，使得第一導電類型外延層與第二導電類型襯底之間產生一個電容，該電容與Cgs和Cds串聯，從而降低了 Cgs和Cds，實現了射頻條件下器件高增益和高效率的工作。本實用新型可以使Cgs和Cds 降低至少20%，從而使得LDMOS功率器件的增益改善至少ldB、效率提高至少2%。 2、當第一導電類型為P型，第二導電類型為N型時，本實用新型工作過程中只有電 子流通過導電溝槽(或導電全過孔)和N型重摻連接溝道接地，不存在空子流，而傳統的 LDMOS功率器件在P型重摻連接溝道和P型重摻襯底之間存在有空子流，所以本實用新型只 有電子流的器件設計會有較高的效率。

圖1為現有技術L匿OS功率器件的結構示意圖； 圖2為本實用新型具體實施例一的結構示意圖； 圖3為本實用新型具體實施例二的結構示意圖； 圖4為本實用新型具體實施例三的結構示意圖。 其中l襯底；la第二導電類型襯底；2第一導電類型外延層；3源歐姆接觸區；4 導電溝槽；5導電全過孔；6氧化層；7導電層；8第二導電類型重摻雜連接溝槽；9第一導電 類型摻雜溝道區；10第二導電類型重摻雜漏區；11第二導電類型漂移區；12柵；13第二導 電類型重摻雜源區；14第一導電類型重摻雜源區；15場板；16漏歐姆接觸區。
具體實施方式
以下結合附圖及實施例對本實用新型作進一步描述 實施例如圖2至圖4所示，一種L匿0S功率器件，包括第二導電類型襯底la、第 二導電類型襯底la上的第一導電類型外延層2、以及形成於第一導電類型外延層2上的源 極區和漏極區，所述源極區與襯底1導電連接。所述源極區與漏極區之間還設有第一導電 類型摻雜溝道區9。所述漏極區包括第二導電類型重摻雜漏區10以及隔離在第一導電類型 摻雜溝道區9和第二導電類型重摻雜漏區10之間的第二導電類型漂移區11 ，其中第二導電 類型重摻雜漏區10的表面設置有漏歐姆接觸區16。 L匿0S功率器件的柵12設於第一導電 類型摻雜溝道區9上方的氧化層6內，此外U)M0S功率器件還可以在氧化層6中設置用於 接地的場板15。 所述源極區包括第二導電類型重摻雜源區13和第一導電類型重摻雜源區14，如 圖2和圖3所示。此時第二導電類型重摻雜源區13位於第一導電類型重摻雜源區14和第 一導電類型摻雜溝道區9之上。所述源極區還可以只包括第二導電類型重摻雜源區13，如 圖4所示，此時第一導電類型摻雜溝道區9向外延伸包圍第二導電類型重摻雜源區13。 本實施例中第一導電類型為P型，第二導電類型為N型。 所述源極區通過導電溝槽4連接到第二導電類型襯底la上，或者所述源極區通過 導電全過孔5連接到第二導電類型襯底la底部接地，(圖2至圖4中導電溝槽4和導電全 過孔5同時示出了 ，但是在實際使用時，二者僅有一個即可)所述源極區表面設有與導電溝 槽4或導電全過孔5導電連接的源歐姆接觸區3。使得源極區與襯底1相連並接地。 其中，所述源歐姆接觸區3由源極區表面延伸到導電溝槽4或導電全過孔5上方 並與導電溝槽4或導電全過孔5直接連接，如圖2所示。本實施例中第二導電類型重摻雜源區13還可以如圖2中虛線所示向外延伸與導電溝槽4或導電全過孔5直接連接，加強接 地效果。或者，所述LDM0S功率器件半導體表面設有氧化層6，所述氧化層6內設有導電層 7，所述導電層7分別與源歐姆接觸區3和導電溝槽4(或導電全過孔5)導電連接，如圖3 和圖4所示。 所述第一導電類型外延層2上還於導電溝槽4或導電全過孔5周圍還可以設有與 襯底1連接的第二導電類型重摻雜連接溝槽8。該第二導電類型重摻雜連接溝槽8可以用 來增強接地的導電性。 第二導電類型重摻雜源區13外的第一導電類型摻雜區與接地部之間保持至少4 微米的距離。其中上述第一導電類型摻雜區為圖2和圖3中所示的第一導電類型重摻雜源 區14或圖4中所示的第一導電類型摻雜溝道區9 ;接地部為導電溝槽4或導電全過孔5和 /或第二導電類型重摻雜連接溝槽8。具體的圖2和圖3中的第二導電類型重摻雜連接溝 槽8與第一導電類型重摻雜源區14之間的距離a至少為4微米；圖4中的第二導電類型重 摻雜連接溝槽8與第一導電類型摻雜溝道區9之間的距離b至少為4微米。 本實用新型在不用降低其它參數指標的前提下，減小了柵極到源極的電容Cgs和 漏極到源極的電容Cds，實現了射頻條件下器件高增益和高效率的工作。
權利要求一種LDMOS功率器件，包括襯底(1)、襯底(1)上的第一導電類型外延層(2)、以及形成於第一導電類型外延層(2)上的源極區和漏極區，所述源極區與襯底(1)導電連接，其特徵在於所述襯底(1)為與第一導電類型相反的第二導電類型襯底(1a)。
2. 根據權利要求1所述的U)M0S功率器件，其特徵在於所述源極區通過導電溝槽(4) 連接到第二導電類型襯底(la)上，或者所述源極區通過導電全過孔(5)連接到第二導電類 型襯底(la)底部，所述源極區表面設有與導電溝槽(4)或導電全過孔(5)導電連接的源歐 姆接觸區(3)。
3. 根據權利要求2所述的LDM0S功率器件，其特徵在於所述源歐姆接觸區(3)由源 極區表面延伸到導電溝槽(4)或導電全過孔(5)上方並與導電溝槽(4)或導電全過孔(5) 直接連接。
4. 根據權利要求2所述的LDMOS功率器件，其特徵在於所述LDMOS功率器件半導體 表面設有氧化層(6)，所述氧化層(6)內設有導電層(7)，所述導電層(7)分別與源歐姆接 觸區(3)和導電溝槽(4)或導電全過孔(5)導電連接。
5. 根據權利要求2所述的LDMOS功率器件，其特徵在於所述第一導電類型外延層(2) 上還於導電溝槽(4)或導電全過孔(5)周圍設有與第二導電類型襯底(la)連接的第二導 電類型重摻雜連接溝槽(8)。
專利摘要本實用新型公開了一種LDMOS功率器件，包括襯底、襯底上的第一導電類型外延層、以及形成於第一導電類型外延層上的源極區和漏極區，所述源極區與襯底導電連接，所述襯底為與第一導電類型相反的第二導電類型襯底。本實用新型在不用降低其它參數指標的前提下，減小了柵極到源極的電容Cgs和漏極到源極的電容Cds，實現了射頻條件下器件高增益和高效率的工作。
文檔編號H01L23/52GK201549512SQ20092027226
公開日2010年8月11日 申請日期2009年11月19日 優先權日2009年11月19日
發明者陳強, 馬強 申請人:蘇州遠創達科技有限公司;遠創達科技(香港)有限公司;遠創達科技(開曼)有限公司