一種平坦化預處理方法
2023-06-11 06:54:56
一種平坦化預處理方法
【專利摘要】本發明涉及半導體製造【技術領域】，尤其涉及一種平坦化預處理方法，通過在一具有較大初始高度差的凹凸結構的介質層上表面進行等離子處理，並進行有機抗反射層的塗覆、幹法刻蝕來降低介質層上表面的初始高度差，再通過後續的化學機械研磨工藝進行研磨以完全消除高度差，本發明的實施方案較為簡單並可以在不影響器件性能的基礎上，消除介質層上表面的初始高度差，進而提高器件的性能和質量。
【專利說明】一種平坦化預處理方法
【技術領域】
[0001]本發明涉及半導體製造【技術領域】，尤其涉及一種平坦化預處理方法。
【背景技術】
[0002]化學機械研磨(Chemical Mechanical Polishing,簡稱CMP)工藝在半導體製造【技術領域】中是作為一個用於平坦化半導體結構的新型製程技術，以針對不同結構、不同材料進行化學與機械研磨，並進一步的完成對半導體結構的平坦化處理。
[0003]在半導體製造工藝的過程中，由於製備工藝的誤差等其他原因往往導致器件結構的表面會出現較多階梯，同時不同階梯的高度也有差異。然而不同高度階梯的器件結構的表面會對產品的性能造成不良影響，因此在該領域技術人員希望各結構表面上都具有相同臺階的高度。目前業界尚且沒有一種可以控制臺階高度一致性的方法，現有的方法只是在研磨表面的各材料、各區域進行平坦化處理。
[0004]舉例來說，在半導體製備工藝中在做3D通道孔進行曝光之前需要對器件結構中的介質層進行平坦化處理，由於該介質層為不規則結構即介質層的上表面具有近40級階梯，該40級階梯堆積成一結構中的最高點與對應的最低點之間具有大於2um的高度差，在該高度差的基礎上即使採用化學機械研磨工藝也不可能完全將其平整化。
[0005]在傳統的工藝中，通常有兩種方案用於解決高度差的問題。
[0006]1、採用先層級在大於800°C下可流動的摻磷矽材料的沉積，再進行高溫回流，以減少高度差。但是回流過程中的高溫會對該工藝之前所形成的半導體器件造成熱效應，進而影響器件的性能。
[0007]2、用光罩曝光的方式遮住介質層低處的階梯部分，露出突出的高的部分；然後通過溼法刻蝕工藝將露出來的部分蝕刻掉，以減少高度差。但是該方式同樣面對許多缺陷，如因整個介質層的厚度較高，光刻與前層的對準上具有很大的難度；另一方面因光阻塗覆在介質層的不規則表面，該分布方式容易進入酸槽溶液並導致將介質層低處的結構也去除等剝離現象。
[0008]因此，如何通過一種簡單工藝在不影響器件性能的基礎上，以解決介質層表面的大高度差的缺陷，日益成為本領域技術人員致力的研究方向。
【發明內容】
[0009]鑑於上述問題，本發明提供一種平坦化預處理方法，以解決現有技術中無法有效的解決介質層表面的大高度差的缺陷。
[0010]本發明解決上述技術問題所採用的技術方案為:
[0011]一種平坦化預處理方法，應用於對表面具有凹凸結構的介質層進行平坦化的工藝中，且所述凹凸結構的凸起部與凹陷部之間具有初始高度差，其中，所述方法包括:
[0012]步驟S1、對所述介質層具有凹凸結構的表面進行等離子處理後，塗覆有機抗反射層覆蓋所述具有凹凸結構的表面，以提高所述介質層與所述有機抗反射層之間的粘附力；
[0013]步驟S2、採用第一刻蝕工藝去除部分所述有機抗反射層，使得剩餘的所述有機抗反射層的上表面與所述凸起部的介質層表面齊平；
[0014]步驟S3、採用第二刻蝕工藝去除部分所述凸起部的介質層，以降低所述凹凸結構的初始高度差。
[0015]較佳的，上述的平坦化預處理方法，其中，所述介質層中設置有若干氮化矽層和通道孔，所述氮化矽層用於後續製備金屬線，以控制所述通道孔的開關狀態。
[0016]較佳的，上述的平坦化預處理方法，其中，所述方法還包括:
[0017]步驟S4、去除剩餘的所述有機抗反射層後，對剩餘的介質層的表面進行平坦化工藝。
[0018]較佳的，上述的平坦化預處理方法，其中，所述平坦化工藝為化學機械研磨工藝。
[0019]較佳的，上述的平坦化預處理方法，其中，所述凹凸結構的凸起部與凹陷部之間的初始高度差大於2um。
[0020]較佳的，上述的平坦化預處理方法，其中，所述有機抗反射層的厚度大於所述初始高度差。
[0021]較佳的，上述的平坦化預處理方法，其中，所述有機抗反射層的厚度範圍為2.5um ?3um。
[0022]較佳的，上述的平坦化預處理方法，其中，所述第一刻蝕工藝和所述第二刻蝕工藝均為幹法刻蝕工藝。
[0023]較佳的，上述的平坦化預處理方法，其中，所述步驟S3中，去除的部分所述凸起部的介質層的厚度為1.5um?1.9um。
[0024]較佳的，上述的平坦化預處理方法，其中，所述介質層的材質為氧化矽。
[0025]上述技術方案具有如下優點或有益效果:
[0026]本發明公開的一種平坦化預處理方法，通過在一具有較大初始高度差的凹凸結構的介質層上表面進行等離子處理，並進行有機抗反射層的塗覆、幹法刻蝕來降低介質層上表面的初始高度差，再通過後續的化學機械研磨工藝進行研磨以完全消除高度差，本發明的實施方案較為簡單並可以在不影響器件性能的基礎上，消除介質層上表面的初始高度差，進而提高器件的性能和質量。
[0027]具體
【專利附圖】
【附圖說明】
[0028]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特徵、夕卜形和優點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。並未可以按照比例繪製附圖，重點在於示出本發明的主旨。
[0029]圖1是本發明中具有高度差的器件的結構示意圖；
[0030]圖2?圖4是本發明中對介質層進行平坦化的方法流程示意圖。
【具體實施方式】
[0031]本發明的核心思想是:在具有較大高度差的介質層上表面進行等離子處理，並進行有機抗反射層的塗覆、幹法刻蝕來降低介質層上表面的初始高度差，以降低後續介質層表面平坦化工藝的難度，以降低工藝成本，提高製備器件的性能及質量。
[0032]下面結合附圖和具體的實施例對本發明作進一步的說明，但是不作為本發明的限定。
[0033]目前，在製備半導體的存儲器件結構時，由於工藝的需求需要在製備有通孔、凹槽等表面具有各種不同圖形的襯底上澱積介質層，進而使得製備的介質層的表面具有凹凸不平的結構，而當凹凸不平的結構具有較大的高度差時，由於材質硬度及現有的平坦化工藝能力的限制，很難平坦形成符合工藝需求的介質層表面；本申請的實施例中為消除上述介質層表面的初始高度差(優選的，該初始高度差的值大於目前平坦化工藝能夠處理的介質層表面高度差的值，當然本實施例提供的技術方案也能用於對表面凹凸結構的高度差值在當前平坦化工藝能夠處理的範圍的介質層上，只要其能夠降低後續平坦化工藝的難度即可)，可先去除凹凸結構的凸起部分的介質，進而降低凹凸結構的高度差值，具體的:
[0034]如圖1所示，本實施例提供一種平坦化預處理方法，可應用於製備諸如3D NANDFlash等半導體器件結構，下面就以製備3D NAND Flash為例進行詳細說明。
[0035]首先，在製備3D NAND Flash時，先提供一於PAD形成之前的半導體襯底，該半導體襯底可包括氧化矽材質的介質層1，以及設置於介質層中的若干氮化矽層2和若干通道孔(圖中未示出)；其中，該氮化矽層2用於後續製備金屬線，以控制通道孔的開關狀態，且該介質層I中的若干氮化矽層2距介質層I的下表面優選距離為2um。
[0036]其中，由於當前的介質層製備工藝中，由於介質層覆蓋的結構表面具有凹凸不平的各種器件圖形結構，進而使得製備的介質層I的上表面形成凹凸結構，該凹凸結構的凸起部(即介質層I的上表面的最高處)和凹陷部(即介質層I的上表面的最低處)之間初始高度差比較大，其超出了現有CMP工藝對材質氧化矽介質層平坦化的能力範圍之外，例如當該初始高度差的範圍大於2um時(由於當前CMP工藝能夠處理具有凹凸結構氧化矽介質層的高度差約為2um，所以本實施例可優選的應用於採用CMP工藝對材質為氧化矽的介質層進行平坦化工藝時，其表面凹凸結構的高度差大於2um的工藝中，以有效的降低後續的CMP工藝的難度)，即可採用本實施例的技術方案進行預處理。
[0037]其次，對該介質層I具有凹凸結構的上表面進行等離子處理，如圖2所示，在一可選但非限制性的實施例中，可通過一氧化二氮等離子進行處理。繼續在等離子處理後的介質層I的上表面塗覆一層有機抗反射層3，如圖3所示；一方面，因介質層I的表面預先進行等離子處理，因此可以大大增加介質層與有機抗反射層3之間的粘附力。另一方面，因有機抗反射層3具有良好的流動性和填充能力，因此可以填平甚至完全覆蓋該凹凸結構。
[0038]優選的，進行塗覆的有機抗反射層3的厚度大於該初始高度差，其具體厚度範圍為 2.5um ?3um。
[0039]然後，採用第一刻蝕工藝去除部分的有機抗反射層3直至該凸起部的介質層I的上表面，使得剩餘的有機抗反射層3的上表面與該凸起部的介質層I的上表面齊平。
[0040]優選的，該第一刻蝕工藝為幹法刻蝕工藝，該工藝為現有技術中較為常見的對有機抗反射層進行刻蝕的技術。
[0041]之後，採用第二刻蝕工藝去除部分凸起部的介質層1，以降低該凹凸結構的初始高度差。
[0042]優選的，上述的第二刻蝕工藝也為幹法刻蝕工藝，同時可以通過控制第二刻蝕工藝的刻蝕時間和/或其它工藝條件，以去除厚度為1.5um?1.9um的凸起部介質層(該步驟去除的介質層的厚度要小於或等於上述的初始高度差)，進而降低初始高度差，如圖4所/j、l Ο
[0043]最後，去除剩餘的有機抗反射層3，並進行後續對剩餘的介質層1的表面進行平坦化工藝，優選的，該平坦化工藝為化學機械研磨工藝。
[0044]在本發明的實施例中，在形成圖4結構後，其介質層1的凹凸結構的初始高度差明顯降低，為後續的化學機械研磨提供了較好的研磨麵，便於後續平坦化工藝完全消除高度差的效果，從而提高製備器件的性能和質量。
[0045]綜上所述，本發明公開的一種平坦化預處理方法，通過在一具有較大初始高度差的凹凸結構的介質層上表面進行等離子處理，並進行有機抗反射層的塗覆、幹法刻蝕來降低介質層上表面的初始高度差，再通過後續的化學機械研磨工藝進行研磨以完全消除高度差，本發明的實施方案較為簡單並可以在不影響器件性能的基礎上，消除介質層上表面的初始聞度差，進而提聞器件的性能和質量。
[0046]本領域技術人員應該理解，本領域技術人員在結合現有技術以及上述實施例可以實現所述變化例，在此不做贅述。這樣的變化例並不影響本發明的實質內容，在此不予贅述。
[0047]以上對本發明的較佳實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這並不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
【權利要求】
1.一種平坦化預處理方法，其特徵在於，應用於對表面具有凹凸結構的介質層進行平坦化的工藝中，且所述凹凸結構的凸起部與凹陷部之間具有初始高度差，所述方法包括: 步驟S1、對所述介質層具有凹凸結構的表面進行等離子處理後，再塗覆有機抗反射層覆蓋所述具有凹凸結構的表面，以提高所述介質層與所述有機抗反射層之間的粘附力；步驟S2、採用第一刻蝕工藝去除部分所述有機抗反射層，使得剩餘的所述有機抗反射層的上表面與所述凸起部的介質層表面齊平； 步驟S3、採用第二刻蝕工藝去除部分所述凸起部的介質層，以降低所述凹凸結構的初始高度差。
2.如權利要求1所述的平坦化預處理方法，其特徵在於，所述介質層中設置有若干氮化矽層和通道孔，所述氮化矽層用於後續製備金屬線，以控制所述通道孔的開關狀態。
3.如權利要求1所述的平坦化預處理方法，其特徵在於，所述方法還包括: 步驟S4、去除剩餘的所述有機抗反射層後，對剩餘的介質層的表面進行平坦化工藝。
4.如權利要求3所述的平坦化預處理方法，其特徵在於，所述平坦化工藝為化學機械研磨工藝。
5.如權利要求1所述的平坦化預處理方法，其特徵在於，所述凹凸結構的凸起部與凹陷部之間的初始高度差大於2um。
6.如權利要求1所述的平坦化預處理方法，其特徵在於，所述有機抗反射層的厚度大於所述初始高度差。
7.如權利要求6所述的平坦化預處理方法，其特徵在於，所述有機抗反射層的厚度範圍為2.5um?3um。
8.如權利要求1所述的平坦化預處理方法，其特徵在於，所述第一刻蝕工藝和所述第二刻蝕工藝均為幹法刻蝕工藝。
9.如權利要求1所述的平坦化預處理方法，其特徵在於，所述步驟S3中，去除的部分所述凸起部的介質層的厚度為1.5um?1.9um。
10.如權利要求1所述的平坦化預處理方法，其特徵在於，所述介質層的材質為氧化矽。
【文檔編號】H01L21/02GK104269353SQ201410578136
【公開日】2015年1月7日 申請日期:2014年10月24日 優先權日:2014年10月24日
【發明者】劉藩東, 曾明, 高晶, 孫鵬 申請人:武漢新芯集成電路製造有限公司