用於減少輸入測試模式的輸入周期數的半導體存儲器的製作方法
2023-12-11 16:42:47 2
專利名稱：用於減少輸入測試模式的輸入周期數的半導體存儲器的製作方法
技術領域：
本發明涉及半導體存儲器的測試，尤其涉及減少輸入測試模式所需的輸入周期數的半導體存儲器和方法，從而縮短測試時間並簡化測試模式。
圖1說明典型的常規的串行訪問存儲器的方框圖。該存儲器包括一個輸入/輸出緩衝器102、命令寄存器控制電路103、地址寄存器控制電路104、寄存器時鐘發生器105、地址增量時鐘發生器106、命令寄存器1071-107N、命令解碼器108、地址寄存器1091-109M+L、計數器1011-101M、地址解碼器112以及存儲單元陣列113。存儲單元陣列113包括按行、列排列的多個存儲單元。
輸入/輸出緩衝器102接收外部電路(未示出)產生的外部輸入/輸出信號I/O0-I/OP-1，輸入/輸出信號I/O0-I/OP-1順序傳送包括命令和初始地址的測試模式。
命令用N個命令值表示，初始地址用(M+L)個初始地址值表示。這裡的N、M、L是整數，N、M、L根據存儲器的規模來確定。
各N個命令值和(M+L)個初始地址值由P位構成，其每一位分別和輸入/輸出信號I/O0-I/OP-1相關聯。以下各N個命令值分別用命令值CM1-CMN表示，且各(M+L)個初始地址值分別用初始地址值AR1-ARM+L表示。命令值CM1-CMN分別被輸出到命令寄存器1071-107N，初始地址值AR1-ARM+L分別被輸出到地址寄存器1091-109M+L。
命令寄存器控制電路103響應於由外部電路(未示出)提供的寄存器控制信號103a順序激活命令寄存器1071-107N，各命令寄存器1071-107N的激活分別和命令值CM1-CMN的輸入同步。
地址寄存器控制電路104響慶於由外部控制電路(未示出)提供的寄存器控制信號104a，順序地激活地址寄存器1091-109M+L，各地址寄存器1091-109M+L的激活分別和初始地址值AR1-ARM+L的輸入相同步。
寄存器控制時鐘發生器105響應外部時鐘信號105a，產生寄存器控制時鐘信號105b，寄存器控制時鐘信號105b被輸出到命令寄存器1071-107N和地址寄存器1091-109M+L。
地址增量時鐘發生器106響應另一個外部時鐘信號106a，產生地址增量時鐘信號106b，地址增量時鐘信號106b被輸出到計數器1101-110M。
命令寄存器控制信號103b順序激活命令寄存器1071-107N，分別鎖存命令值CM1-CMN，命令值的鎖存與寄存器控制時鐘信號105b同步地執行，命令寄存器1071-107N分別將鎖存的命令值CM1-CMN輸出給命令解碼器108。
命令解碼器108對命令值CM1-CMN進行解碼，以產生確定訪問存儲單元陣列113的訪問方式，命令解碼器108將所產生的命令通知計數器1101-110M。
地址寄存器控制信號104b順序激活地址寄存器1091-109M+L，以分別鎖存初始地址值AR1-ARM+L，初始地址值AR1-ARM+L的鎖存與寄存器控制時鐘信號105b同步地執行。地址寄存器1091-109M分別向計數器1101-110M輸出初始地址值AR1-ARM，同時其餘的地址寄存器109M+1-109M+L分別向地址解碼器112輸出初始地址值ARM+1-ARM+L。初始地址值AR1-ARM代表低位初始地址，而初始地址值ARM+1-ARM+L代表高位初始地址。在存儲單元陣列113的串行訪問中，所訪問的存儲單元的高位地址被固定為用初始地址值ARM+1-ARM+L表示的初始高位地址。因此，用初始地址值ARM+1-ARM+L可以用地址值AARM+1-AARM+L表示，以下用AARM+1-AARM+L表示所訪問的存儲單元的高位地址。
計數器1101-110M分別產生代表存儲單元陣列113中被訪問的存儲單元的低位地址的地址值AAR1-AARM。計數器1101-110M在啟動串行訪問存儲單元陣列113之前，分別從地址寄存器1091-109M接收初始地址值AR1-ARM，以將地址值AAR1-AARM分別初始化為初始地址值AR1-ARM。在串行訪問期間，計數器1101-110M分別增加地址值AAR1-AARM，從而增加被訪問的存儲單元的低位地址。計數器1101-110M還響應於由命令解碼器108確定的命令，來控制地址值AAR1-AARM。計數器1101-110M輸出地址值AAR1-AARM。
地址解碼器112從計數器1101-110M接收地址值AAR1-AARM，並從地址寄存器109M+1-109M+L接收地址值AARM+1-AARM+L(其分別和初始地址值ARM+1-ARM+L相同)。地址解碼器112對地址值AAR1-AARM+L進行解碼，從而允許訪問存儲單元陣列113中的一個存儲單元。
圖2是說明常規串行訪問存儲器操作的時序圖。首先，從時刻S到時刻T的一個周期，激活命令寄存器控制信號103a。命令寄存器控制電路103響應於命令寄存器控制信號103a，順序激活命令寄存器1071-107N，而命令值CM1-CMN被順序輸入到輸入/輸出緩衝器102。命令寄存器1071-107N與寄存器控制時鐘信號105b同步地分別鎖存命令值CM1-CMN。命令解碼器108響應於命令值CM1-CMN，輸出確定操作方式的命令。命令值CM1-CMN的串行輸入需要寄存器控制時鐘信號105b的N個輸入周期。
接著，從時刻T到時刻V的一個周期，激活地址寄存器控制信號104a。地址寄存器控制電路104響應於地址寄存器控制信號104a，順序地激活地址寄存器1091-109M+L，而初始值AR1-ARM+1被順序地輸入到輸入/輸出緩衝器102。地址寄存器1091-109M+L和寄存器控制時鐘信號105b同步分別鎖存初始地址值AR1-ARM+L，初始地址值AR1-ARM+L的串行輸入需要寄存器控制時鐘信號105b的M+L個輸入周期。
計數器1101-110M分別鎖存初始地址值AR1-RM，並分別將地址值AAR1-AARM初始化為初始地址值AR1-RM。如上所述，表示高位地址的地址值AARM+1-AARM+L分別和初始地址值ARM+1-ARM+L相同。其結果，就將首先被訪問的存儲單元的地址設置為用初始地址值AR1-ARM+L表示的初始地址。
接著，在時刻W啟動對存儲單元陣列113的串行訪問。地址解碼器112根據地址值AAR1-AARM+1選擇存儲單元中的一個單元，並允許訪問選中的存儲單元。在每一次訪問存儲單元之後，計數器1101-110M增加地址值AAR1-AARM，以使被訪問的地址增值。被訪問的地址增加實現了對存儲單元陣列113的串行訪問。在讀方式時，存在存儲單元陣列113中的數據被順序輸出。
在存儲器中，串行輸入N個命令值和M+L個初始地址值，因此，命令值和初始地址值的輸入需要(N+M+L)個輸入周期，即用N個輸入周期輸入命令、用M+L個輸入周期輸入初始地址。
串行輸入增加了輸入測試命令和測試地址所需要的輸入周期的數量，從而增加了測試時間。由於存儲器功能的改進和存儲器容量的擴大使輸入周期數量趨於增加。輸入周期數量的增加是一個嚴重的問題，尤其是在輸入/輸出管腳數量少的存儲器中問題更加嚴重。另外，輸入周期數量的增加隨著存儲器容量和功能的增加而提高。
另外，在測試器中，尤其在測試器件耐用性的測試器中，對輸入周期的數量存在著限制。
因此，希望降低輸入一個命令和一個地址所需的輸入周期數。
另一種相關技術，即內裝自測試(BIST)技術已眾所周知。一種BIST電路已經在日本未決專利申請(JP-A-昭63-184989)中公布。該BIST電路包括一個內部時鐘發生器、一個內部地址發生器、一個測試模式發生器和一個比較器。
日本未決專利申請(JP-A-平11-39226)中公布了另外一種內裝自測試(BIST)電路。提供的常規存儲器不需要增加測試時間也不需要增加費用即可確定一個地址和一個無效位，常規存儲器還允許簡單測試AC特性，如訪問時間。
該半導體器件所具有的存儲器包括存儲單元和測試存儲器的BIST電路。
BIST電路由控制器、地址發生器、數據發生器、比較器、掃描電路以及多路轉接器組成。控制器響應於測試起動信號與測試時鐘同步地輸出控制信號。地址發生器響應於控制信號給存儲器提供地址信號。數據發生器響應於控制信號給存儲單元提供測試數據。從存儲單元讀出測試數據。比較器將實際讀出的數據和已知輸入測試數據進行比較，如果輸入測試數據和實際的數據不同則輸出錯誤信號。掃描電路串行輸出實際讀出數據和地址信號。多路轉接器響應於控制信號有選擇地輸出來自比較器的錯誤信號，或輸出實際讀出數據以及來自掃描電路的地址信號。當比較器輸出錯誤信號時，多路轉接器輸出和錯誤信號有關的實際讀出數據，且多路轉接器輸出和實際讀出數據有關的地址信號。
還有，日本未決專利申請(JP-A-平9-245498)中公布了另外一種包括BIST電路的存儲器。該BIST電路結構簡單，能夠進行深奧的功能測試。
該存儲器具備包括存儲單元、地址發生器、數據存儲電路以及測試電路的存儲器單元陣列。地址發生器產生用於尋址存儲器單元陣列的地址信號；數據存儲電路存儲數據，並和存儲單元陣列進行數據傳送；測試電路響應於測試方式信號，通過控制地址發生器和數據存儲電路將測試模式寫入存儲單元陣列。測試電路可自動測試串行讀寫。
再有，日本未決專利申請(JP-A-平10-162600)中公布了另一種包括BIST電路的、減小晶片面積的存儲器，該存儲器具備存儲單元和BIST電路。BIST電路包括測試時鐘發生器、列地址計數器、行地址計數器、數據產生和比較電路、定時器和序列發生器。測試時鐘發生器產生BIST電路操作計時的測試時鐘。列地址計數器提供被訪問存儲單元的列地址。行地址計數器提供被訪問存儲單元的行地址。數據產生和比較電路向存儲單元陣列提供測試數據，並把從存儲單元陣列讀出的數據和輸入測試數據進行比較。定時器測量測試存儲單元陣列所需的時間。序列發生器控制測試時鐘發生器、列地址計數器、行地址計數器、數據產生和比較電路以及定時器，序列發生器由排序電路夠成，因此減小了存儲器晶片的面積。
還有，日本未決專利申請(JP-A-平2-28853)中公布了另一種存儲器。該存儲器能夠在測試期間對軟體程序進行保密。
該存儲器具備的內裝存儲器包含有可編程存儲器、地址發生器、產生程序存儲器地址的地址解碼器；輸出電路，用於讀出存放在程序存儲器中的數據；測試控制器，響應於測試信號輸出用於控制地址的地址控制信號；地址控制器，控制測試控制電路中的地址控制信號，以便當地址變為預定地址時關閉地址控制信號。
本發明的另一個目的是提供一種簡化測試模式的存儲器。
本發明的再一個目的是提供一種減少測試時間的存儲器。
為了實現本發明的目的，由存儲器單元陣列構成的存儲器包括多個存儲單元、輸入/輸出緩衝器、命令提供單元、地址提供單元和地址解碼器。命令提供單元響應測試方式信號，提供對訪問存儲單元陣列進行控制的命令。地址提供單元響應於該命令來提供地址。地址解碼器使得存儲單元陣列可以根據該地址被訪問。當激活測試方式信號時，命令提供單元將命令置為預定的內部命令；當未激活測試方式信號時，命令提供單元通過輸入/輸出緩衝器接收外部命令，並將命令設置為外部命令。
當命令提供單元包括存放命令值的命令寄存器、且命令解碼器對命令值進行解碼產生命令時，希望在激活測試方式信號時，命令寄存器將命令值固定為預定命令值，並且該命令寄存器鎖存代表外部命令的外部命令值，以將該命令值設置為外部命令值。
另外，命令提供單元最好是包括命令寄存器，用於存儲命令值，通過輸入/輸出緩衝器鎖存代表外部命令的外部命令值；和命令解碼器，當激活測試方式信號時將命令固定為預定命令，當未激活測試方式信號時對命令值進行解碼以產生命令。
地址提供單元可以在訪問存儲器之前將地址初始化為初始地址，並在訪問存儲器期間使地址從初始地址開始增加。在這種情況下，最好是在激活測試方式信號時，地址提供單元將初始地址固定為預定初始地址，未激活測試方式信號時，地址提供單元通過輸入/輸出緩衝器接收外部初始地址、並將該初始地址設置為外部初始地址。
地址提供單元最好包括存放初始地址的地址寄存器，當激活測試方式信號時，該地址寄存器把初始地址固定為預定初始地址，地址寄存器通過輸入/輸出緩衝器接收外部初始地址，以將該初始地址置為外部初始地址；和提供地址的地址增量單元，在訪問存儲器之前地址增量單元把地址初始化為初始地址，在訪問存儲器期間，地址增量單元響應於地址增量時鐘信號增加地址。
當地址包括高位地址和低位地址時，地址提供單元最好包括一存放高位地址的高位地址寄存器和存放初始低位地址的低位地址寄存器。當激活測試方式信號時，低位地址寄存器把低位初始地址固定為預定低位初始地址，並且地址寄存器通過輸入/輸出緩衝器接收外部初始低位地址，以將該初始低位地址置為外部初始低位地址；和一提供低位地址的計數器，該計數器在訪問存儲器之前，把低位地址初始化為初始低位地址值，並且響應於地址增量時鐘信號從初始低位地址開始增加低位地址。
在這種情況下，無論測試方式信號是否被激活，第一地址寄存器最好接收外部高位地址。
另外最好是當激活測試方式時，第一地址寄存器將高位地址固定為預定高位地址；未激活測試方式時，第一地址寄存器通過輸入/輸出緩衝器接收外部高位地址，從而把該高位地址初始化為所接收的外部高位地址。
為實現本發明的另一個方面，用存儲單元陣列實現的存儲器包括多個存儲單元、輸入/輸出緩衝器、地址提供單元和地址解碼器。地址提供單元，響應測試方式信號提供地址，在訪問存儲單元陣列前地址提供單元把地址初始化為初始地址，並在訪問期間從初始地址開始增加地址。地址解碼器允許根據地址來訪問存儲單元陣列。當測試方式信號被激活時，地址提供單元把初始地址固定為預定初始地址；當測試方式信號未被激活時，地址提供單元通過輸入/輸出緩衝器接收外部初始地址，以將初始地址置為外部初始地址。
地址提供單元最好包括存放初始地址的地址寄存器。當測試方式信號被激活時，地址寄存器把初始地址固定為預定初始地址，並且地址寄存器通過輸入/輸出緩衝器接收外部初始地址，以將初始地址置為外部初始地址；和提供地址的地址增量單元，在訪問存儲器之前，地址增量單元把地址初始化為初始地址，而在訪問存儲器期間，地址增量單元根據地址增量時鐘信號增加地址。
當地址包括高位地址和低位地址時，地址提供單元最好包括存放高位地址值的高位地址寄存器；存放低位地址的低位地址寄存器，當測試方式信號被激活時，低位地址寄存器把低位初始地址固定為預定的低位初始地址，並且該地址寄存器通過輸入/輸出緩衝器接收外部初始低位地址，以將該初始低位地址置為外部初始低位地址；以及用於產生低位地址的計數器，在訪問存儲器之前，計數器把低位地址初始化為初始低位地址值，並響應於地址增量時鐘信號從低位初始地址開始增加低位地址。
無論測試方式信號是被激活或未被激活，第一地址寄存器最好接收外部高位地址。
另外最好是當測試方式被激活時，第一地址寄存器把高位地址固定為預定的高位地址；當測試方式信號未被激活時，第一地址寄存器通過輸入/輸出緩衝器接收外部高位地址，以把該高位地址初始化為外部高位地址。
為實現本發明的又一個方面，存儲器的操作方法包括提供測試方式信號；提供控制訪問存儲單元的命令，所述提供命令包括當測試方式信號被激活時，將命令設置為預定的內部命令，和當測試方式信號未被激活時，將命令設置為從外部電路接收的外部命令；響應於該命令，提供地址；以及根據該地址，訪問該存儲單元陣列。
為實現本發明的再一個方面，存儲器的操作方法包括提供測試方式信號；提供訪問存儲單元陣列的地址；根據該地址訪問存儲單元陣列，所述提供地址包括當測試方式信號被激活時，在訪問存儲器之前，把地址初始化為預定的初始地址；當測試方式信號未被激活時，在訪問存儲器之前，把地址初始化為從外部電路接收的外部初始地址；以及在訪問存儲器期間增加地址。
圖2是說明按照常規的測試具有串行訪問功能的地址多路轉接存儲器的方法進行操作時序圖；圖3是根據本發明第一是實施例的存儲器的框圖；圖4是說明第一實施例中存儲器操作的時序圖；圖5是說明存儲器中的地址分配圖；圖6是根據第二實施例的存儲器的框圖；圖7是根據第三實施例的存儲器的框圖；圖8是說明第三實施例中存儲器操作的時序圖。
優選實施例的說明以下將參考附圖詳細說明本發明的串行訪問存儲器的實施例。第一實施例第一實施例中的存儲器執行串行訪問。如圖3所示，該存儲器由測試電路1、輸入/輸出緩衝器2、命令寄存器控制電路3、地址寄存器控制電路4、寄存器控制時鐘發生器5、地址增量時鐘發生器6、命令寄存器71-7N、命令解碼器8、地址寄存器91-9M+L、計數器101-10M、地址解碼器12和存儲單元陣列13組成。存儲單元陣列13包括按照行和列排列的存儲單元。命令寄存器71-7N和命令解碼器8構成命令提供單元15，它提供決定存儲器操作方式的初始命令。地址寄存器91-9M+L和計數器101-10M構成地址提供單元16，它提供被訪問的存儲單元的地址。
在存儲器測試期間，測試電路1激活測試方式信號1a。測試方式信號1a表示存儲器是否工作在測試方式。測試方式信號1a被輸出到命令寄存器71-7N和地址寄存器91-9M。應該注意的是在第一實施例中不向地址寄存器9M+1-9M+L提供測試方式信號1a。
輸入/輸出緩衝器2從一組外部電路(未示出)接收信號I/O00-I/OP-1，該信號I/O0-I/OP-1傳送的測試模式包括外部電路提供的外部命令和外部初始地址。
外部命令用N個命令值CMe1-CMeN表示。外部初始地址用(M+L)個外部初始地址值ARe1-AReN+L表示。這裡的N、M、L是整數，根據存儲器的規模來確定N、M和L。具體地說，在外部初始地址值ARe1-AReN+L中，外部初始地址值ARe1-AReM表示被首先訪問的存儲單元的初始低位地址，而外部初始地址值AReM+1-AReM+L表示初始高位地址。
各N個命令值CMe1-CMeN和(M+L)個外部初始地址值ARe1-AReM+L由P位構成，其中每一位分別和輸入/輸出信號I/O0-I/OP-1相關。
由輸入/輸出緩衝器2多路分接信號I/O0-I/OP-1，以將外部命令值CMe1-CMeN分別傳遞給命令寄存器71-7N、將外部初始地址值ARe1-AReM+L分別傳遞給地址寄存器91-9M+L。
但是，當存儲器工作在測試方式時，不將N個外部命令值CMe1-CMeN輸入到輸入/輸出緩衝器2。另外，在(M+L)個外部初始地址值ARe1-AReM+L中，僅外部初始地址值AReM+1-AReM+L被輸入到輸入/輸出緩衝器2。即，當存儲器工作在測試方式時，外部初始地址值ARe1-AReM未被輸入到輸入/輸出緩衝器2。在測試方式期間，存儲器在沒有外部命令值CMe1-CMeN和外部初始地址值ARe1-AReM的情況下工作。
命令寄存器控制電路3響應命令寄存器控制信號3a，順序激活命令寄存器71-7N。
地址寄存器控制電路4響應地址寄存器控制信號4a，順序激活地址寄存器91-9M+L。
寄存器控制時鐘發生器5響應外部時鐘信號5a，產生寄存器控制時鐘信號5b。寄存器控制時鐘信號5b被輸出到命令寄存器71-7N和地址寄存器91-9M+L，因此，由寄存器控制時鐘信號5b定時激活命令寄存器71-7N和地址寄存器91-9M+L。
地址增量時鐘發生器6響應另一個外部時鐘信號6a，產生地址增量時鐘信號6b。地址增量時鐘信號6b被輸出到計數器101-10M。
命令寄存器71-7N存儲命令值CM1-CMN。命令值CM1-CMN代表確定存儲器操作方式的內部命令。
響應於測試方式信號1a，執行命令值CM1-CMN的存儲。當測試方式信號1a未被激活時，命令寄存器71-7N分別將命令值CMe1-CMeN鎖存以存儲命令值CMe1-CMeN。命令寄存器71-7N響應命令寄存器控制信號3a，與輸入到輸入/輸出緩衝器2的外部命令值CMe1-CMeN同步被順序激活。命令寄存器71-7N被激活後分別將外部命令值CMe1-CMeN鎖存在其內，並將命令值CM1-CMN置為外部命令值CMe1-CMeN。
另外，當測試方式信號1a被激活時，命令寄存器71-7N分別將命令值CM1-CMN固定為預定的命令值。即，命令寄存器71-7N拒絕接收外部命令值CMe1-CMeN。命令寄存器71-7N的這個操作消除了存儲器測試期間輸入外部命令值CMe1-CMeN的必要性。
可以是外部命令值CMe1-CMeN或預定命令值的命令值的CM1-CMN被輸出到命令解碼器8。
命令解碼器8將命令值CM1-CMN解碼，以確定在存儲器內部執行的內部命令。命令解碼器8向計數器101-10M提供內部命令。
地址寄存器91-9M+L分別存儲初始地址值AR1-ARM+L。初始地址值AR1-ARM+L代表串行訪問中被首先訪問的存儲單元的初始地址。具體地說，初始地址值AR1-ARM代表串行訪問中被首先訪問的存儲單元的初始低位地址，而初始地址值ARM+1-ARM+L代表初始高位地址。
在地址寄存器91-9M+L中，地址寄存器91-9M響應測試方式信號1a。當測試方式信號1a被激活時，地址寄存器91-9M分別鎖存外部初始地址值ARe1-AReM。響應於地址寄存器控制信號4a，地址寄存器91-9M與輸入到輸入/輸出緩衝器2的外部初始地址值ARe1-AReM同步被順序激活。當被激活時，地址寄存器91-9M分別將外部初始地址值ARe1-AReM鎖存在其內，並將初始地址值AR1-ARM設置為外部初始地址值ARe1-AReM。另外，當測試方式信號1a被激活時，地址寄存器91-9M分別把初始地址值AR1-ARM設置為預定的初始地址值。
初始地址值AR1-ARM被分別從地址寄存器91-9M輸出到計數器101-10M。
剩餘的地址寄存器9M+1-9M+L不響應測試方式信號1a。地址寄存器9M+1-9M+L分別把外部初始地址值AReM+1-AReM+L鎖存，以將他們存儲為初始地址值ARM+1-ARM+L。響應於地址寄存器控制信號4a，地址寄存器9M+1-9M+L與輸入到輸入/輸出緩衝器2的外部初始地址值AReM+1-AReM+L同步地被順序激活。當被激活時，地址寄存器9M+1-9M+L把初始地址值ARM+1-ARM+L設置為外部初始地址值AReM+1-AReM+L。
由於在串行訪問期間所有被訪問的存儲單元具有相同的高位地址，所以表示所訪問的存儲單元高位地址的地址值AARM+1-AARM+L分別和表示初始高位地址的初始地址值ARM+1-ARM+L相同。初始地址值ARM+1-ARM+L被輸出到地址解碼器12，地址解碼器12將初始地址值ARM+1-ARM+L認定為地址值AARM+1-AARM+L。
計數器101-10M分別產生表示所訪問的存儲單元低位地址的地址值AAR1-AARM。在串行訪問的初始時刻，計數器101-10M分別從地址寄存器91-9M接收初始地址值AR1-ARM，以分別將地址值AAR1-AARM初始化為初始地址值AR1-ARM。在串行訪問過程中，計數器101-10M分別增加地址值AAR1-AARM，從而增加所訪問的存儲單元的低位地址。地址值AAR1-AARM的增量和地址增量時鐘信號6b同步。
另外，計數器101-10M還響應於由命令解碼器8提供的內部命令，來控制地址值AAR1-AARM，計數器101-10M把地址值AAR1-AARM輸出到地址解碼器12。
地址解碼器12從計數器101-10M接收地址值AAR1-AARM、從地址寄存器9M+1-9M+L接收地址值AARM+1-AARM+L。地址解碼器12對地址值AAR1-AARM+L進行解碼，從而允許訪問存儲單元陣列13中的一個存儲單元。
本實施例的存儲器進一步包括用於將數據寫入存儲單元的寫驅動器、和用於把數據從存儲單元讀出的讀出放大器。本領域的普通技術人員不用詳細說明也會很了解該存儲器的結構。
圖4是說明在測試方式期間存儲器操作的時序圖。在啟動存儲器測試的時刻A，測試電路1激活測試方式信號1a。
響應於測試方式信號1a，命令寄存器71-7N分別將存儲在其內部的命令值CM1-CMN設置為預定的命令值。命令值CM1-CMN不受輸入/輸出信號I/O0-I/OP-1影響，僅受測試方式信號1a控制。
然後，命令解碼器8對命令值CM1-CMN進行解碼，以確定在存儲器內部執行的內部命令，在測試存儲器期間，固定為預定的命令值的命令值CM1-CMN使命令解碼器8提供預定的內部命令。
同時，響應於測試方式信號1a，地址寄存器91-9M分別將存在其內部的初始地址值AR1-ARM設置為預定初始地址值。初始地址值AR1-ARM不受輸入/輸出信號I/O0-I/OP-1影響，僅受測試方式信號1a控制。固定的初始地址值AR1-ARM被分別輸出到計數器101-10M。計數器101-10M把地址值AAR1-AARM初始化為固定的初始地址值AR1-ARM。其結果，使得初始低位地址在存儲器測試期間被預先確定。
然後，在從時刻B到時刻C的一個周期，地址寄存器控制信號4a被激活，當激活地址寄存器控制信號4a時，外部地址值AReM+1-AReM+L被順序輸入到輸入/輸出緩衝器2。地址寄存器控制電路4順序激活地址寄存器9M+1-9M+L，而不激活地址寄存器91-9M。地址寄存器9M+1-9M+L分別鎖存外部地址值AReM+1-AReM+L，並將其作為初始地址值ARM+1-ARM+L存於地址寄存器9M+1-9M+L內。初始地址值ARM+1-ARM+L被輸出到地址解碼器12，地址解碼器12接收初始地址值ARM+1-ARM+L作為地址值AARM+1-AARM+L。
參考圖5，串行訪問的初始地址由初始地址值ARM+1-ARM+L所代表的初始高位地址和初始地址值AR1-ARM所代表的初始低位地址構成。
接著，在時刻D啟動串行訪問。地址解碼器12對地址值AAR1-AARM+L進行解碼，以選擇存儲單元陣列13中的一個存儲單元。地址解碼器12允許訪問選中的存儲單元。
在對存儲單元每一次訪問之後，由計數器101-10M增加地址值AAR1-AARM，這樣被訪問的存儲單元的地址隨之被增加。訪問地址的增加實現了對存儲單元陣列13的串行訪問。
在第一實施例中，測試方式期間不需要輸入命令，因此減少了輸入測試模式的輸入周期數。另外，測試方式期間也不需要輸入初始低位地址值，從而進一步減少了輸入測試模式的輸入周期數。輸入周期數的減少縮短了測試時間，也降低了測試模式的複雜程度。測試時間的減少和測試複雜程度的降低對執行存儲器的可靠性測試和LFT(不穩定功能測試)是非常重要的。第二實施例在第二實施例中，對命令寄存器71-7N和命令解碼器8的操作作了改進。除了命令寄存器71-7N和命令解碼器8外，第二實施例中存儲器的結構和第一實施例中的相同。以下如圖6所示，經過改進的命令寄存器71-7N和命令解碼器8被分別標示為命令寄存器271-27N和命令解碼器28。
在第二實施例中，測試方式信號1a被輸出到命令解碼器28，而不是輸出到命令寄存器271-27N。
在測試方式信號1a未被激活時，命令寄存器271-27N與外部命令值CMe1-CMeN的順序輸入同步地被順序激活。命令寄存器271-27N分別鎖存外部命令值CMe1-CMeN，並把命令值CM1-CMN分別置為外部命令值CMe1-CMeN。命令寄存器271-27N分別把命令值CM1-CMN輸出到命令解碼器28。
另外，在測試方式信號1a被激活時，由命令寄存器控制電路3阻止激活命令寄存器271-27N，並且不執行外部命令值CMe1-CMeN的輸入。或者，命令解碼器28響應於測試方式信號1a給計數器101-10M提供預定的內部命令，從而消除了輸入外部命令值CMe1-CMeN的必要性。
在第二實施例中的存儲器中，也減少了輸入測試模式所需的輸入周期數。
另外，第二實施例中的存儲器就其存儲器操作速度和晶片尺寸而言是優選的。在第二實施例中，測試電路1與命令解碼器28連接，而不與寄存器271-27N連接。測試電路1的這種接法減少了傳送測試方式信號1a的信號線的容量，因此減少了其佔用的面積。第三實施例在第三實施例中，改進了地址寄存器91-9M+L的操作。除地址寄存器91-9M+L外，第三實施例中存儲器的結構和第一實施例中存儲器的結構相同。如圖7所示，以下改進後的地址寄存器91-9M+L分別用地址寄存器291-29M+L標示。
在第三實施例中，所有地址寄存器291-29M+L均響應測試方式信號1a。當測試方式信號1a未被激活時，地址寄存器29M+1-29M+L與外部初始地址值ARe1-AReM+L的順序輸入同步地被順序激活。地址寄存器291-29M+L分別鎖存外部初始地址值ARe1-AReM+L，且分別將初始地址值AR1-ARM+L置為外部初始地址值ARe1-AReM+L，地址寄存器291-29M+L分別將外部初始地址值ARe1-AReM+L作為初始地址值AR1-ARM+L輸出。
另外，當測試方式信號1a被激活時，地址寄存器291-29M+L分別將初始地址值ARM+1-ARM+L置為預定初始地址值。地址寄存器291-29M+L不接收來自輸入/輸出緩衝器2的外部初始地址值ARe1-AReM+L，地址寄存器291-29M+L分別將預定初始地址值作為初始地址值AR1-ARM+L輸出。
初始地址值AR1-ARM被輸出到計數器101-10M，計數器101-10M分別將地址值AAR1-AARM初始化為初始地址值AR1-ARM，計數器101-10M向地址解碼器12提供地址值AAR1-AARM。
同時，初始地址值ARM+1-ARM+L被輸出到地址解碼器12。地址解碼器12將初始地址值ARM+1-ARM+L認定為地址值AARM+1-AARM+L，地址解碼器12對地址值AAR1-AARM+L進行解碼，以選擇一個存儲單元。地址解碼器12允許訪問選中的存儲單元。
圖8是說明第三實施例中存儲器操作的時序圖。在時刻H啟動存儲器的測試時，測試電路1激活測試方式信號1a。
命令寄存器71-7N響應於測試方式信號1a，將存儲在其內部的命令值CM1-CMN分別地設置為預定的命令值。命令值CM1-CMN不受輸入/輸出信號I/O0-I/OP-1輸入的影響，而僅受測試方式信號1a的控制。
命令解碼器8將命令值CM1-CMN解碼，以確定在存儲器內部執行的內部命令，在測試存儲器期間，被固定為預定命令值的命令值CM1-CMN使命令解碼器8提供預定的內部命令。
同時，地址寄存器91-9M+1響應於測試方式信號1a，分別將初始地址值AR1-ARM+L設置為預定初始地址值。初始地址值AR1-ARM+L不受信號I/O0-I/OP-1輸入的影響，僅受測試方式信號1a的控制。在初始地址值AR1-ARM中，初始地址值AR1-ARM分別被輸出到計數器101-10M。計數器101-10M把地址值AAR1-AARM分別初始化為固定的內部地址值AR1-ARM。其結果，使得初始低位地址在存儲器測試期間被預先確定。計數器101-10M分別將地址值AAR1-AARM輸出到地址解碼器12。
另外，初始地址值ARM+1-ARM+L被直接輸出到地址解碼器12。地址解碼器12將初始地址值ARM+1-ARM+L認定為地址值AARM+1-AARM+L。
然後，在時刻J啟動串行訪問，地址解碼器12對地址值AAR1-AARM+L進行解碼，以選擇存儲單元陣列13中的一個存儲單元。地址解碼器12允許訪問被選中的存儲單元。
在對存儲單元每次訪問之後，由計數器101-10M增加地址值AAR1-AARM，這樣被訪問的存儲單元的地址隨之被增加。訪問地址的增加實現了對存儲單元陣列13的串行訪問。
在第三實施例中，存儲器不需要外部命令和初始地址的輸入，因此減少了用於輸入測試模式的輸入周期數。
雖然以優選的形式對本發明所做的描述帶有一定程度的特殊性，但應理解，本發明的優選形式的描述在結構細節上也可以有各種變化，在不脫離如所附權利要求書所限定的本發明的精神和範圍內，可以修改各部分的組合和布局。
權利要求
1.一種存儲器，其特徵在於包括包含多個存儲單元的存儲單元陣列；輸入/輸出緩衝器；命令提供單元，響應測試方式信號，以提供控制訪問所述存儲器陣列的命令，其中當所述測試方式信號被激活時，所述命令提供單元將所述命令設置為預定內部命令，當所述測試方式信號未被激活時，所述命令提供單元通過輸入/輸出緩衝器接收外部命令，並將所述命令設置為所述外部命令；地址提供單元，根據所述命令提供地址；以及地址解碼器，其允許根據所述地址訪問所述存儲單元陣列。
2.根據權利要求1所述的存儲器，其特徵在於，所述命令提供單元包括命令寄存器，存儲命令值；命令解碼器，對所述命令值進行解碼，以產生所述命令；其中當所述測試方式信號被激活時，所述命令寄存器將所述命令值固定為預定命令值；以及所述命令寄存器鎖存代表所述外部命令的外部命令值，以將所述命令值設置為所述外部命令值。
3.根據權利要求1所述的存儲器，其特徵在於，所述命令提供單元包括命令寄存器，存儲命令值，所述命令寄存器通過輸入/輸出緩衝器鎖存代表所述外部命令的外部命令值；以及命令解碼器，當所述測試方式信號被激活時，所述命令解碼器將所述命令固定為預定命令，當所述測試方式信號未被激活時，所述命令解碼器對所述命令值進行解碼，以產生所述命令。
4.根據權利要求1所述的存儲器，其特徵在於，所述地址提供單元在所述存儲器訪問之前將所述地址初始化為初始地址，並在所述存儲器訪問期間從所述初始地址開始增加所述地址，當所述測試方式信號被激活時，所述地址提供單元將所述初始地址固定為預定初始地址，以及當所述測試方式信號未被激活時，所述地址提供單元通過輸入/輸出緩衝器接收外部初始地址，並將所述初始地址設置為所述外部初始地址。
5.根據權利要求1所述的存儲器，其特徵在於，所述地址提供單元包括用於存放初始地址的地址寄存器，當所述測試方式信號被激活時，所述地址寄存器將所述初始地址固定為預定初始地址，並且所述地址寄存器通過輸入/輸出緩衝器接收外部初始地址，以將所述初始地址置為所述外部初始地址；以及用於提供所述地址的地址增量單元，所述地址增量單元在所述存儲器訪問之前將所述地址初始化為所述初始地址，並且所述地址增量單元在所述存儲器訪問期間根據地址增量時鐘信號增加所述地址。
6.根據權利要求1所述的存儲器，其特徵在於，所述地址包括高位地址以及低位地址，並且所述地址提供單元包括高位地址存儲器，存放所述高位地址；低位地址存儲器，存放初始低位地址，當所述測試方式信號被激活時，所述低位地址存儲器將所述低位初始地址固定為預定低位初始地址，所述地址寄存器通過所述輸入/輸出緩衝器接收外部初始低位地址，以將所述初始低位地址置為所述外部初始地址；以及計數器，提供所述低位地址，所述計數器在所述存儲器訪問之前將所述初始地址初始化為所述初始低位地址值，並且所述計數器根據地址增量時鐘信號從所述初始低位地址開始增加所述低位地址。
7.根據權利要求6所述的存儲器，其特徵在於，無論所述測試方式信號是否被激活，所述第一地址寄存器均接收外部高位地址。
8.根據權利要求6所述的存儲器，其特徵在於，當所述測試方式信號被激活時，所述第一地址寄存器將所述高位地址固定為預定高位地址；當所述測試方式信號未被激活時，所述第一地址寄存器通過所述輸入/輸出緩衝器接收外部高位地址，以將所述高位地址初始化為所述外部高位地址。
9.一種存儲器，包括含有多個存儲單元的存儲單元陣列；輸入/輸出緩衝器；地址提供單元，響應測試方式信號以提供地址，其中所述地址提供單元在訪問所述存儲單元陣列之前將所述地址初始化為初始地址，並在所述存儲器訪問期間從初始地址開始增加所述地址；以及地址解碼器，其允許根據所述地址訪問所述存儲器單元陣列，其中當所述測試方式信號被激活時，所述地址提供單元將所述初始地址固定為預定初始地址，當所述測試方式信號未被激活時，所述地址提供單元通過所述輸入/輸出緩衝器接收外部初始地址，以將所述初始地址置為所述外部初始地址。
10.根據權利要求9所述的存儲器，其特徵在於，所述地址提供單元包括地址寄存器，用於存放初始地址，當所述測試方式信號被激活時，所述地址寄存器將所述初始地址固定為預定初始地址，並且所述地址寄存器通過所述輸入/輸出緩衝器接收外部初始地址，以將所述初始地址置為所述外部初始地址；以及地址增量單元，提供所述地址，所述地址增量單元在所述存儲器訪問之前將所述地址初始化為所述初始地址，並且所述地址增量單元在所述存儲器訪問期間響應於地址增量時鐘信號增加所述地址。
11.根據權利要求9所述的存儲器，其特徵在於，所述地址包括高位地址以及低位地址，並且所述地址提供單元包括高位地址寄存器，存放所述高位地址；低位地址寄存器，存放初始低位地址，當所述測試方式信號被激活時，所述低位地址寄存器將初始低位地址固定為預定低位初始地址，並且所述地址寄存器通過輸入/輸出緩衝器接收外部初始低位地址，以將所述初始低位地址置為所述外部初始低位地址；以及計數器，提供所述低位地址，所述計數器在所述存儲器訪問之前將所述低位地址初始化為所述初始低位地址值，並且所述計數器根據地址增量時鐘信號，從所述初始低位地址開始增加所述低位地址。
12.根據權利要求11所述的存儲器，其特徵在於，無論所述測試方式信號是否被激活，所述第一地址寄存器均接收外部高位地址。
13.根據權利要求11所述的存儲器，其特徵在於，當所述測試方式信號被激活時，所述第一地址寄存器將所述高位地址固定為預定高位地址；當所述測試方式信號未被激活時，所述第一地址寄存器通過輸入/輸出緩衝器接收外部高位地址，以將所述高位地址初始化為所述外部高位地址。
14.一種操作存儲器的方法，包括提供測試方式信號；提供控制訪問存儲單元的命令，其中所述提供所述命令包括當所述測試方式信號被激活時，將所述命令設置為預定的內部命令；當所述測試方式信號未被激活時，將所述命令設置為從外部電路接收的外部命令；根據所述命令提供地址；根據所述地址允許訪問所述存儲單元陣列。
15.一種操作存儲器的方法，包括提供測試方式信號；提供訪問存儲單元陣列的地址；根據所述地址允許訪問所述存儲單元陣列，其中所述提供所述地址包括當所述測試方式信號被激活時，在所述存儲器訪問之前將所述地址初始化為預定初始地址；當所述測試方式信號未被激活時，在所述存儲器訪問之前將所述地址初始化為從外部電路接收的外部初始地址；在存儲器訪問期間增加所述地址。
全文摘要
提供一種半導體存儲器,可以達到減少測試時間和測試模式複雜程度的目的。該存儲器由包含多個存儲單元的存儲單元陣列(13)、輸入/輸出緩衝器(2)、命令提供單元(15)、地址提供單元(16)及地址解碼器(12)組成。命令提供單元(15)響應測試方式信號(1a),提供控制訪問存儲單元陣列(13)的命令。地址提供單元(16)根據命令提供地址(AAR
文檔編號G11C29/10GK1371100SQ0210174
公開日2002年9月25日 申請日期2002年1月17日 優先權日2001年1月17日
發明者秋岡利明 申請人:日本電氣株式會社