動態隨機存取存儲器的結構及其製作方法
2023-08-04 09:39:51
專利名稱：動態隨機存取存儲器的結構及其製作方法
技術領域：
本發明是有關於一種動態隨機存取存儲器(DRAM)的結構及其製作方法，特別有關於一種動態隨機存取存儲器的周邊電路結構及其製作方法。
背景技術：
隨著半導體組件愈做愈小的趨勢，半導體源極和汲極之間的通道長度將隨之縮短，當MOS的通道長度縮短之後，除了會造成起始電壓(threshold voltage，Vt)的下降與閘極電壓(gate voltage，Vg)對MOS電晶體的控制發生問題，尚有熱電子效應(Hot E1ectron Effects)的現象而影響MOS電晶體的操作。為了使源極和汲極之間的距離相距較遠，以避免因通道過窄而造成短通道效應(short channel effect)，習知技術發展出SOS(Support Oxide Spacer)製程，以製作出閘極兩側的間隙壁，使周邊電路在離子布值之後所形成的源/汲極相距較遠，避免短通道效應的發生。以下利用圖1A至圖1C，說明習知動態隨機存取存儲器的製作方法。
首先，如1A圖所示，提供一基底10，包含一數組區12與一周邊電路區14，沉積一導電層並以傳統的微影成像與蝕刻技術形成複數個閘極結構16於基底10上，且在一閘極下具有一隔離區17。之後，順應性沉積一阻障層18於基底10上並包覆上述的複數個閘極結構16。再來，沉積一介電層20於上述阻障層18上。應注意的是，由於數組區12相鄰的閘極的間距較密集，周邊電路區14則較疏散，使得介電層20在填入時於數組區12相鄰閘極之間會有空洞(void)21形成，以致後續必須用酸液溼蝕刻去除。
其次，如圖1B所示，回蝕上述介電層20以於數組區12中形成殘留的介電層22以及周邊電路區14中形成間隙壁24。應注意的是，在幹蝕刻回蝕的過程中，對於氮化層/氧化層的蝕刻選擇比較差，並且在周邊電路區14中的阻障層18與間隙壁24間的界面非常薄，在強烈的電漿效應下很容易在上述界面的角落處產生破洞26。接著，再施行離子布植以於周邊電路區14中依序形成N型與P型的源/汲極。
最後，如圖1B與圖1C所示，浸泡於酸液中以去除數組區12的殘留介電層22以及周邊電路14中的間隙壁24，而如圖1C中所示的結構。
然而，當習知套用SOS(Support Oxide Spacer)製程發現所沉積的介電層20品質很不好，後續必須用酸液溼蝕刻去除，但在用酸液去除數組區12的殘留介電層22以及周邊電路區14中的間隙壁24的過程中，酸液會沿著破洞26流下而損害DRAM隔離區17的結構。
發明內容
本發明的目的是提供一種動態隨機存取存儲器的製作方法。
本發明的另一目的是提供一種以上述方法所製作的動態隨機存取存儲器結構，以防止DRAM隔離區產生破洞。
本發明的特徵在於形成一罩幕層以覆蓋住周邊電路區，以利後續以該罩幕層為蝕刻罩幕去除數組區中殘留的介電層的同時，保護住周邊電路區的結構。相較於習知技術在浸泡酸液溼蝕刻的過程中，酸液無法侵犯周邊電路區，因此可防止DRAM隔離區受到損害。
為達上述的目的，本發明提供一種動態隨機存取存儲器的製作方法，其將包括下列步驟首先，提供一基底，包含一數組區與一周邊電路區。之後，形成複數個閘極結構於上述數組區與周邊電路區中。接著，順應性形成一阻障層於基底與閘極結構上。其次，形成一介電層於阻障層上。接著，將介電層進行回蝕使於數組區中形成一殘留的介電層以及周邊電路區中的複數個閘極結構的二側形成一間隙壁。再來，施行一離子布植以於周邊電路區中形成一源/汲極。之後，形成一罩幕層以覆蓋住周邊電路區。最後，以此罩幕層為蝕刻罩幕去除數組區中殘留的介電層。
為達上述的另一目的，本發明又提供一種以上述方法所製作的動態隨機存取存儲器結構，包括一基底，包含數組區與周邊電路區；複數個閘極結構，是設置於該數組區與該周邊電路區中；一阻障層，是設置於該基底上並包覆該等閘極結構；以及一間隙壁，是設置於該周邊電路區中該等閘極結構兩側並覆蓋該等閘極結構兩側的該阻障層。其特徵在於該數組區中該等閘極結構兩側不具有間隙壁。
圖1A至圖1C是顯示習知的動態隨機存取存儲器的製作方法示意圖；圖2A至圖2C是顯示本發明的動態隨機存取存儲器的製作方法示意圖。
符號說明10-基底12-數組區14-周邊電路區16-閘極結構17-隔離區18-阻障層
20-介電層21-空洞22-殘留的介電層24-間隙壁26-破洞30-基底32-數組區34-周邊電路區36-閘極結構37-隔離區38-阻障層40-介電層41-空洞42-殘留的介電層44-間隙壁45-破洞46-罩幕層具體實施方式
為讓本發明的目的、特徵和優點能夠明顯易懂，下文特舉較佳實施例，並配合附圖，做詳細說明如下圖2A至圖2C是顯示本發明的動態隨機存取存儲器的製作方法示意圖。
首先，如圖2A所示，提供一基底30，例如為一矽基底，包含一數組區32與一周邊電路區34，在基底30上形成一閘極介電層，此閘極介電層較佳為厚度15-200_的閘氧化層/氮化層，其可利用熱氧化法在650-1000℃之間而得。沉積一導電層並以傳統的微影成像與蝕刻技術形成複數個閘極結構36於基底30上且其中一閘極下具有一隔離區37，其中上述閘極結構36包括以多晶矽、矽化鎢及氮化矽的堆棧結構，並且複數個閘極結構36的間距在數組區32較緊密，而在周邊電路區34則較疏散。之後，以化學氣相沉積法順應性地沉積一阻障層38於基底30上，並包覆上述的複數個閘極結構36，此阻障層38是由氮化矽或氮氧化矽組成且較佳的厚度範圍是60至250埃。再來，同樣以化學氣相沉積法沉積一介電層40於阻障層38上，其中介電層40例如為一四乙氧基矽烷氧化層(tetraethyl-ortho-silicate，TEOS)，且較佳的厚度範圍是500至2000埃。應注意的是，由於數組區32相鄰的閘極的間距較密集，周邊電路區34則較疏散，使得介電層40在填入時於數組區32相鄰閘極之間會有空洞(void)41形成，以致後續必須用酸液溼蝕刻去除。
其次，如圖2B所示，以幹蝕刻方式回蝕上述介電層40以於數組區32中形成殘留的介電層42以及周邊電路區34中的複數個閘極結構的二側形成一間隙壁44；其中，間隙壁44較佳的厚度範圍是400至1600埃。接著，再施行離子布植以於周邊電路區34中依序形成N型與P型的源/汲極。值得注意的是，由於數組區32結構緻密，在以幹蝕刻回蝕介電層40的步驟之後，殘留的介電層42將相鄰複數個閘極間的間距封住，以致後續以酸液蝕刻去除時，保護阻障層38與殘留的介電層42的界面不會有破洞發生。但在周邊電路區34中，由於結構鬆散以致幹蝕刻強烈的電漿效應回蝕之後容易在阻障層38與間隙壁44的界面角落處產生破洞45，以致後續溼蝕刻的過程中，酸液例如稀釋的氫氟酸會沿著此破洞45流下而損害DRAM隔離區的結構。
最後，如圖2C所示，為了解決上述問題，本發明利用形成一罩幕層46，例如一光阻層以覆蓋住周邊電路區34，其形成的步驟包括塗布一光阻於基底30上，再選擇性的曝光顯影且僅數組區32曝開，以去除數組區32上的光阻而保留周邊電路區34的光阻以作為罩幕層46。接著，以罩幕層46為蝕刻罩幕去除數組區32中殘留的介電層42，例如以稀釋的氫氟酸作為蝕刻劑去除數組區32中殘留的介電層42，而保留周邊電路區34中閘極結構36二側的間隙壁44，如圖1C中所示的結構。因此相較於習知技術本發明利用一罩幕層46覆蓋住周邊電路區34並以此罩幕層46為蝕刻罩幕保留住周邊電路區34中的間隙壁44以避免DRAM隔離區37的結構受到酸液侵蝕損害。
相較於習知技術在利用酸液去除數組區殘留的介電層的同時一併也把周邊電路區的間隙壁一起蝕刻去除，造成酸液會沿著之前幹蝕刻強烈的電漿效應所形成的破洞流下，而損害DRAM隔離區的結構。本發明方法利用形成一罩幕層以覆蓋住周邊電路區，以利後續以該罩幕層為蝕刻罩幕去除數組區中殘留的介電層的同時，保護住周邊電路區的結構，因此酸液就無法侵犯周邊電路區，進而可防止DRAM隔離區受到損害。
權利要求
1.一種動態隨機存取存儲器(DRAM)的製法，包括下列步驟提供一基底，包含一數組(array)區與一周邊電路(periphery)區；形成複數個閘極結構於該數組區與該周邊電路區中；順應性形成一阻障層於該基底與該閘極結構上；形成一介電層於該阻障層上；將該介電層進行回蝕使於數組區中形成一殘留的介電層以及周邊電路區中的該閘極結構的二側形成一間隙壁；施行一離子布植以於該周邊電路區中形成一源/汲極；形成一罩幕層以覆蓋住該周邊電路區；以及以該罩幕層為蝕刻罩幕去除該數組區中該殘留的介電層。
2.根據權利要求1所述的動態隨機存取存儲器的製法，其中該基底是為一矽基底。
3.根據權利要求1所述的動態隨機存取存儲器的製法，其中該閘極結構的間距在該數組區較緊密，而在該周邊電路區較疏散。
4.根據權利要求1所述的動態隨機存取存儲器的製法，其中該閘極結構包括多晶矽、矽化鎢及氮化矽的堆棧結構。
5.根據權利要求1所述的動態隨機存取存儲器的製法，其中該阻障層是為一氮化矽或氮氧化矽層。
6.根據權利要求1所述的動態隨機存取存儲器的製法，其中該介電層是為一四乙氧基矽烷氧化層。
7.根據權利要求1所述的動態隨機存取存儲器的製法，其中是以幹蝕刻方式進行回蝕。
8.根據權利要求1所述的動態隨機存取存儲器的製法，其中該離子布植包括形成N型與P型的源/汲極。
9.根據權利要求1所述的動態隨機存取存儲器的製法，其中該罩幕層是為一光阻層，其形成的步驟包括塗布一光阻於該基底上，再去除數組區上的光阻層。
10.根據權利要求1所述的動態隨機存取存儲器的製法，其中是以稀釋的氫氟酸去除數組區該殘留的介電層。
11.一種動態隨機存取存儲器結構，包括一基底，包含數組區與周邊電路區；複數個閘極結構，是設置於該數組區與該周邊電路區中；一阻障層，是設置於該基底上並包覆該閘極結構；以及一間隙壁，是設置於該周邊電路區中該閘極結構兩側並覆蓋該閘極結構兩側的該阻障層。其特徵在於該數組區中該閘極結構兩側不具有間隙壁。
12.根據權利要求11所述的動態隨機存取存儲器結構，其特徵在於該基底是為一矽基底。
13.根據權利要求11所述的動態隨機存取存儲器結構，其特徵在於該閘極結構的間距在該數組區較緊密，而在該周邊電路區較疏散。
14.根據權利要求11所述的動態隨機存取存儲器結構，其特徵在於該閘極結構包括多晶矽、矽化鎢及氮化矽的堆棧結構。
15.根據權利要求11所述的動態隨機存取存儲器結構，其特徵在於該阻障層是為一氮化矽或氮氧化矽層。
16.根據權利要求11所述的動態隨機存取存儲器結構，其特徵在於該間隙壁是由四乙氧基矽烷(tetraethyl-ortho-silicate，TEOS)構成。
全文摘要
一種動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)的製法，包括下列步驟提供一基底，包含一數組(array)區與一周邊電路(periphery)區；形成複數個閘極結構於該數組區與該周邊電路區中；順應性形成一阻障層於該基底與該等閘極結構上；形成一介電層於該阻障層上；將該介電層進行回蝕使於數組區中形成一殘留的介電層以及周邊電路區中的該等閘極結構的二側形成一間隙壁；施行一離子布植以於該周邊電路區中形成一源/汲板；形成一罩幕層以覆蓋住該周邊電路區；以及以該罩幕層為蝕刻罩幕去除該數組區中該殘留的介電層。
文檔編號H01L27/108GK1549335SQ0313655
公開日2004年11月24日 申請日期2003年5月23日 優先權日2003年5月23日
發明者王建中, 吳國堅, 陳逸男 申請人:南亞科技股份有限公司