一種快閃記憶體及其製備方法
2023-07-19 06:58:46
專利名稱：一種快閃記憶體及其製備方法
技術領域：
本發明涉及半導體設計及製造技術領域，特別涉及一種快閃記憶體及其製備方法。
背景技術：
快閃記憶體(Flash Memory)具有存儲數據掉電後不會丟失的特點，特別適用於移動通訊和計算機存儲部件等領域。
SONOS型快閃記憶體具有矽-氧化層-氮化層-氧化層-矽結構，包括一層隧穿氧化層，一層氮化矽層和一層阻擋氧化層。SONOS型快閃記憶體採用量子隧穿效應或者熱載流子注入效應將電荷(電子或空穴)通過隧穿氧化層注入到氮化矽層，並被氮化矽層中的電荷陷阱俘獲，從而引起存儲器單元閾值電壓的改變，達到數據存儲的效果。圖I是一種典型的SONOS存儲器單元剖面圖。如圖I所示，典型的SONOS存儲器單元的結構是在襯底101 的兩端分別為源極IOls和漏極101d，兩極之間由隧穿氧化層103隔開，在隧穿氧化層103 上面覆蓋氮化矽層105，其上依次為阻擋氧化層107和柵極101g。其中，隧穿氧化層103、氮化矽層105和阻擋氧化層107組成的ONO區域為電荷存儲區域。由於電荷存儲區域位於電晶體操作區域的柵極IOlg和溝道區之間，隨著半導體器件尺寸的進一步縮小，電晶體操作區域對電荷存儲區域產生幹擾，導致器件的可靠性降低，數據存儲時間減少。發明內容
本發明的目的旨在至少解決上述技術缺陷之一，特別是提供一種新型SONOS型快閃記憶體及其製備方法，解決現有的SONOS型快閃記憶體的電晶體操作區域對電荷存儲區域產生幹擾的缺陷，提高器件的可靠性，增加數據存儲時間。
為達到上述目的，本發明一方面提出了一種快閃記憶體，其特徵在於，包括半導體襯底；存儲介質層，所述存儲介質層形成在所述半導體襯底上，自下而上依次包括隧穿氧化層、氮化矽層、阻擋氧化層；半導體層，所述半導體層形成在所述存儲介質層上，包括溝道區和位於所述溝道區兩側的源區和漏區；和柵堆疊，形成在所述溝道區上，包括柵介質和形成在所述柵介質上的柵極。
在本發明的一個實施例中，所述半導體襯底為SOI (絕緣體上矽)襯底，整個快閃記憶體形成在SOI襯底上，有利於減小襯底的漏電，提高器件的電學性能。
在本發明的一個實施例中，所述半導體層為矽層。即，所述SOI襯底的矽層、隧穿氧化層、氮化矽層、阻擋氧化層以及所述半導體層構成SONOS型快閃記憶體，SONOS型快閃記憶體中的存儲介質ONO層(隧穿氧化層-氮化矽層-阻擋氧化層)形成在襯底和溝道區之間，利用襯偏效應改變存儲器單元的閾值電壓。
在本發明的一個實施例中，所述半導體襯底或者所述絕緣體上矽襯底的矽層為第一類型重摻雜，所述溝道區為第二類型輕摻雜，所述源區和漏區為第一類型重摻雜，從而有利於減小背電極的串聯電阻。
在本發明的一個實施例中，所述柵堆疊的側壁上形成有側牆。
在本發明的一個實施例中，所述半導體襯底、半導體層和柵極上形成有鈍化層，所述鈍化層中具有貫通至所述半導體襯底、半導體層和柵極的引線孔。
在本發明的一個實施例中，所述鈍化層之上形成有引線金屬層，所述引線金屬層通過所述引線孔與所述半導體襯底、半導體層和柵極連接。
本發明另一方面還提出了一種快閃記憶體的製備方法，其特徵在於，包括以下步驟si :提供半導體襯底，對所述半導體襯底進行第一類型重摻雜；S2 :在所述半導體襯底上依次形成隧穿氧化層、氮化矽層、阻擋氧化層；S3 :在所述阻擋氧化層上形成半導體層， 對所述半導體層進行第二類型輕摻雜；S4 :在所述半導體層上形成柵堆疊，所述柵堆疊包括柵介質和形成在所述柵介質上的柵極，所述柵堆疊覆蓋的所述半導體層的區域為溝道區；S5 :對暴露的所述半導體層進行第一類型重摻雜，以在所述溝道區兩側形成源區和漏區。
在本發明的一個實施例中，所述半導體襯底為絕緣體上矽襯底，對所述絕緣體上矽襯底的矽層進行第一類型重摻雜。整個快閃記憶體形成在SOI襯底上，有利於減小襯底的漏電，提高器件的電學性能。
在本發明的一個實施例中，步驟SI之後還包括刻蝕所述絕緣體上矽襯底的矽層以形成相互隔離的有源區。即，步驟S2-S5是在一個有源區中形成一個存儲單元，整個半導體襯底上可以形成多個相互隔離的存儲單元呈陣列式排列。
在本發明的一個實施例中，所述半導體層為矽層。即，所述SOI襯底的矽層、隧穿氧化層、氮化矽層、阻擋氧化層以及所述半導體層構成SONOS型快閃記憶體，SONOS型快閃記憶體中的ONO層(隧穿氧化層-氮化矽層-阻擋氧化層)形成在襯底和溝道區之間，利用襯偏效應改變存儲器單元的閾值電壓。
在本發明的一個實施例中，步驟S4之後還包括在所述柵堆疊的側壁形成側牆。
在本發明的一個實施例中，步驟S5之後還包括以下步驟S6 :在所述半導體襯底、 半導體層和柵極上形成鈍化層，在所述鈍化層中形成貫通至所述半導體襯底、半導體層和柵極的引線孔；S7 :在所述鈍化層之上形成引線金屬層，所述引線金屬層通過所述引線孔與所述半導體襯底、半導體層和柵極連接。
本發明提供一種快閃記憶體及其製備方法，通過在襯底和溝道區之間形成存儲介質ONO層，利用襯偏效應改變存儲器單元的閾值電壓。由於電荷存儲區域(0N0層)與電晶體操作區域在空間上分離，減小了電晶體操作區域對電荷存儲區域的幹擾，增大器件的可靠性，顯著地提高存儲器的數據存儲時間。並且，相對於傳統的SONOS型快閃記憶體，根據本發明實施例的快閃記憶體具有更小的柵介質等效氧化層厚度，有利於器件尺寸的縮小。
本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。
本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中
圖I為一種典型的SONOS存儲器單元剖面圖2為本發明實施例的快閃記憶體的結構示意圖3為沿圖2中AA』方向的剖面圖4-10為本發明實施例的快閃記憶體的製備方法各步驟的結構示意圖。
具體實施方式
下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本發明，而不能解釋為對本發明的限制。
在本發明的描述中，需要理解的是，術語「中心」、「縱向」、「橫向」、「上」、「下」、「前」、 「後」、「左」、「右」、「豎直」、「水平」、「頂」、「底」 「內」、「外」等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
需要說明的是，此外，術語「第一」、「第二」僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有「第一」、「第二」的特徵可以明示或者隱含地包括一個或者更多個該特徵。進一步地，在本發明的描述中，除非另有說明，「多個」的含義是兩個或兩個以上。
圖2所示為本發明實施例的快閃記憶體的結構示意圖，圖3為沿圖2中AA』方向的剖面圖。需說明的是，本發明的快閃記憶體可以運用於n型和p型電晶體，為簡便起見， 本發明各實施例僅以n型電晶體為例進行描述，對於包含p型電晶體的快閃記憶體可以參照本發明實施例相應改變摻雜類型即可，在此不再贅述。
如圖2-3所示，該快閃記憶體包括半導體襯底100、存儲介質層200、半導體層300、柵堆疊。
其中，半導體襯底100可以包括常規的半導體材料，例如矽、鍺矽、鍺、砷化鎵、碳化矽、砷化銦或者磷化銦等。此外，襯底可以可選地包括外延層，可以被應力改變以增強其性能，以及也可以包括絕緣體上矽(SOI)結構。在本發明優選的實施例中，半導體襯底100 為SOI襯底，有利於減小襯底漏電，提高器件的電學性能。SOI襯底自下至上依次包括絕緣層102、埋氧層104以及矽層106。在本實施例中，半導體襯底100或者SOI襯底的矽層 106為n型重摻雜,減小背電極的串聯電阻。
存儲介質層200形成在半導體襯底100上，在本實施例中，存儲介質層200位於 SOI的矽層106上。存儲介質層200自下而上依次包括隧穿氧化層202、氮化矽層204、阻擋氧化層206。
半導體層300形成在存儲介質層200上，半導體層300包括溝道區302和位於溝道區302兩側的源區304和漏區306。其中，溝道區302為p型輕摻雜，源區304和漏區306 為n型重摻雜。在本實施例中，半導體層300的材料為矽，即，SOI襯底的矽層106、隧穿氧化層202、氮化矽層204、阻擋氧化層206以及半導體層300構成SONOS型快閃記憶體，SONOS 型快閃記憶體中的存儲介質ONO層(隧穿氧化層202-氮化矽層204-阻擋氧化層206)形成在襯底100和溝道區302之間，利用襯偏效應實現存儲器單元閾值電壓的改變。由於存儲介質ONO層不與溝道區連接，即電荷存儲區域與電晶體操作區域在空間上分離，使讀操作不會影響器件的電學特性，提高了存儲電荷的保存時間。從而提高了器件的可靠性。並且， 相對於傳統的SONOS型快閃記憶體，根據本發明實施例的快閃記憶體具有更小的柵介質等效氧化層厚度，有利於器件尺寸的縮小。
柵堆疊形成在溝道區302上，柵堆疊包括柵介質402和形成在柵介質402上的柵極404。柵介質402可以是製備電晶體中使用的任何柵介質材料，可以為但不限於高K介質、二氧化矽。柵極404可以為但不限於多晶矽柵極或金屬柵極。
需指出的是，在本發明實施例中，SOI襯底的矽層106可以圖案化為多個相互隔離的有源區(圖I和圖2中僅示出一個有源區)，每個存儲單元形成在一個獨立的有源區中， 以使不同的存儲器之間完全隔絕。
在本發明實施例中，柵介質402和柵極404的側壁形成有側牆406。側牆406可以包括氮化矽、氧化矽、氮氧化矽、碳化矽、氟化物摻雜矽玻璃、低k介質材料(例如碳氮化矽、 碳氮氧化矽等)或其組合。側牆406可以具有多層結構。半導體襯底100、半導體層300和柵極404上形成有鈍化層500，鈍化層500中具有貫通至半導體襯底100、半導體層300的源區304和漏區306、柵極404的引線孔502。如圖2所示，對於一個存儲單元而言，其存儲介質層200的面積小於其位於的半導體襯底的有源區的面積，從而使該有源區可以引出電極。鈍化層500之上形成有引線金屬層600，引線金屬層600通過引線孔502與半導體襯底100、半導體層300的源區304和漏區306、柵極404連接。優選地，半導體襯底100、源區 304和漏區306、柵極404上可以形成有金屬娃化物,該金屬娃化物與半導體襯底100、源區 304和漏區306、柵極404形成歐姆接觸，以減小引線孔502中的金屬與半導體襯底100、源區304和漏區306、柵極404之間的接觸電阻。
下面結合附圖4-9具體描述本發明實施例的快閃記憶體的製備方法，該方法包括以下步驟
步驟SI :提供半導體襯底100，對半導體襯底100進行第一類型重摻雜。在本實施例中，半導體襯底100為SOI襯底，將器件形成在SOI襯底上，有利於減小襯底漏電，提高器件的電學性能。如圖4所示，SOI襯底自下至上依次包括絕緣層102、埋氧層104以及矽層 106。對矽層106進行離子注入、退火，以形成n+型摻雜，減小背電極的串聯電阻。
在本發明實施例中，步驟SI之後還包括刻蝕該SOI襯底的矽層106以形成相互隔離的有源區108，如圖5所示。即，後續的各步驟均是在有源區108中形成存儲單元，整個半導體襯底上可以形成多個相互隔離的存儲單元呈陣列式排列。
步驟S2 :在半導體襯底100上依次形成隧穿氧化層202、氮化矽層204、阻擋氧化層206，即形成存儲介質ONO層。具體地，在矽層106上澱積氧化物材料，例如氧化矽，經過塗布光刻膠、光刻、刻蝕、去膠，形成隧穿氧化層202。然後通過同樣的方式形成氮化矽層204 和阻擋氧化層206，如圖6所示。
步驟S3 :在阻擋氧化層206上形成半導體層300，對半導體層300進行第二類型輕摻雜。在本實施例中，半導體層300的材料可以為矽，半導體層300形成在每個有源區108 上。具體地，在阻擋氧化層206上澱積半導體材料層，例如矽，經過塗布光刻膠、光刻、刻蝕、 去膠，形成位於有源區108上的半導體層300。然後對半導體層300進行離子注入、退火，以形成P-型摻雜，如圖7所示。
步驟S4 :在半導體層300上形成柵堆疊，柵堆疊包括柵介質402和形成在柵介質上的柵極404，柵堆疊覆蓋的半導體層的區域為溝道區302。具體地，在半導體層300上澱積柵介質層材料，經過塗布光刻膠、光刻、刻蝕、去膠，形成柵介質402。在本實施例中，柵介質402的材料可以為但不限於二氧化矽或高K介質材料氧化鉿等。在柵介質402上澱積柵極材料，在本實施例中，柵極材料可以為但不限於多晶矽柵極或金屬柵極，然後塗布光刻膠、光刻、刻蝕、去膠，形成柵極404，如圖8所示。
在本實施例中，在步驟S4之後還包括在柵堆疊側壁上形成側牆406。具體地，可以澱積保護介質，幹法刻蝕，以在柵堆疊側壁上形成側牆406，保護介質可以為氮化矽、氧化矽、氮氧化矽、碳化矽、氟化物摻雜矽玻璃、低k介質材料(例如碳氮化矽、碳氮氧化矽等) 或其組合，如圖9所示。
步驟S5 :對暴露的半導體層300進行第一類型重摻雜，以在溝道區302兩側形成源區304和漏區306。在本實施例中，對暴露的半導體層300進行離子注入、退火，以在溝道區302兩側形成n+型摻雜區，如圖10所示。
在本發明實施例中，在步驟S5之後還包括步驟S6 :在半導體襯底100、半導體層 300和柵極404上形成鈍化層500，然後光刻，刻蝕，在鈍化層10上形成貫通至半導體襯底100、半導體層300和柵極404的引線孔502。步驟S7 :在鈍化層500之上形成引線金屬層 600，該引線金屬層600通過引線孔502與半導體襯底100、半導體層300的源區302和漏區 304、柵極404連接，如圖1-2所示。優選地，在步驟S6之前還可以包括在半導體襯底100、 半導體層300的源區302和漏區304、柵極404上形成金屬矽化物，以減小引線孔502中的金屬與半導體襯底100、半導體層300的源區302和漏區304、柵極404之間的接觸電阻。
本發明提供一種快閃記憶體及其製備方法，通過在襯底和溝道區之間形成存儲介質ONO層，利用襯偏效應改變存儲器單元的閾值電壓。由於電荷存儲區域(0N0層)與電晶體操作區域在空間上分離，減小了電晶體操作區域對電荷存儲區域的幹擾，增大器件的可靠性，顯著地提高存儲器的數據存儲時間。並且，相對於傳統的SONOS型快閃記憶體，根據本發明實施例的快閃記憶體具有更小的柵介質等效氧化層厚度，有利於器件尺寸的縮小。
在本說明書的描述中，參考術語「一個實施例」、「一些實施例」、「示例」、「具體示例」、或「一些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。
儘管已經示出和描述了本發明的實施例，對於本領域的普通技術人員而言，可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的範圍由所附權利要求及其等同限定。
權利要求
1.一種快閃記憶體，其特徵在於，包括半導體襯底；存儲介質層，所述存儲介質層形成在所述半導體襯底上，自下而上依次包括隧穿氧化層、氮化矽層、阻擋氧化層；半導體層，所述半導體層形成在所述存儲介質層上，包括溝道區和位於所述溝道區兩側的源區和漏區；和柵堆疊，形成在所述溝道區上，包括柵介質和形成在所述柵介質上的柵極。
2.如權利要求I所述的快閃記憶體，其特徵在於，所述半導體襯底為絕緣體上矽襯底。
3.如權利要求2所述的快閃記憶體，其特徵在於，所述半導體層為矽層。
4.如權利要求I或2所述的快閃記憶體，其特徵在於，所述半導體襯底或者所述絕緣體上矽襯底的矽層為第一類型重摻雜，所述溝道區為第二類型輕摻雜，所述源區和漏區為第一類型重摻雜。
5.如權利要求I所述的快閃記憶體，其特徵在於，所述柵堆疊的側壁上形成有側牆。
6.如權利要求4所述的快閃記憶體，其特徵在於，所述半導體襯底、半導體層和柵極上形成有鈍化層，所述鈍化層中具有貫通至所述半導體襯底、半導體層和柵極的引線孔。
7.如權利要求6所述的快閃記憶體，其特徵在於，所述鈍化層之上形成有引線金屬層， 所述引線金屬層通過所述引線孔與所述半導體襯底、半導體層和柵極連接。
8.一種快閃記憶體的製備方法，其特徵在於，包括以下步驟51:提供半導體襯底，對所述半導體襯底進行第一類型重摻雜；52:在所述半導體襯底上依次形成隧穿氧化層、氮化矽層、阻擋氧化層；53:在所述阻擋氧化層上形成半導體層，對所述半導體層進行第二類型輕摻雜；54:在所述半導體層上形成柵堆疊，所述柵堆疊包括柵介質和形成在所述柵介質上的柵極，所述柵堆疊覆蓋的所述半導體層的區域為溝道區；55:對暴露的所述半導體層進行第一類型重摻雜，以在所述溝道區兩側形成源區和漏區。
9.如權利要求8所述的快閃記憶體的製備方法，其特徵在於，所述半導體襯底為絕緣體上矽襯底，對所述絕緣體上矽襯底的矽層進行第一類型重摻雜。
10.如權利要求9所述的快閃記憶體的製備方法，其特徵在於，步驟SI之後還包括刻蝕所述絕緣體上矽襯底的矽層以形成相互隔離的有源區。
11.如權利要求9所述的快閃記憶體的製備方法，其特徵在於，所述半導體層為矽層。
12.如權利要求8所述的快閃記憶體的製備方法，其特徵在於，步驟S4之後還包括在所述柵堆疊的側壁形成側牆。
13.如權利要求8所述的快閃記憶體的製備方法，其特徵在於，步驟S5之後還包括以下步驟S6:在所述半導體襯底、半導體層和柵極上形成鈍化層，在所述鈍化層中形成貫通至所述半導體襯底、半導體層和柵極的引線孔；S7:在所述鈍化層之上形成引線金屬層，所述引線金屬層通過所述引線孔與所述半導體襯底、半導體層和柵極連接。
全文摘要
本發明提供一種快閃記憶體及其製備方法，該快閃記憶體包括半導體襯底；存儲介質層，所述存儲介質層形成在所述半導體襯底上，自下而上依次包括隧穿氧化層、氮化矽層、阻擋氧化層；半導體層，所述半導體層形成在所述存儲介質層上，包括溝道區和位於所述溝道區兩側的源區和漏區；和柵堆疊，形成在所述溝道區上，包括柵介質和形成在所述柵介質上的柵極。通過在襯底和溝道區之間形成存儲介質ONO層，減小了電晶體操作區域對電荷存儲區域的幹擾，增大器件的可靠性，顯著地提高存儲器的數據存儲時間。並且，相對於傳統的SONOS型快閃記憶體，具有更小的柵介質等效氧化層厚度，有利於器件尺寸的縮小。
文檔編號H01L21/8247GK102544023SQ20121003449
公開日2012年7月4日 申請日期2012年2月15日 優先權日2012年2月15日
發明者崔寧, 梁仁榮, 王敬, 許軍 申請人:清華大學