升降壓dc-dc轉換器以及開關控制電路的製作方法
2023-07-23 05:42:11
專利名稱：升降壓dc-dc轉換器以及開關控制電路的製作方法
技術領域：
本發明涉及對直流電壓進行轉換的DC-DC轉換器及其控制電路，特別涉及應用於能夠對輸入電壓進行升壓或者降壓後進行輸出的升降壓DC-DC轉換器的有效技術。
背景技術：
作為以變動的直流電壓為輸入電壓並換轉成預定電位的直流電壓後進行輸出的DC-DC轉換器，有能夠對輸入電壓進行升壓或者降壓後進行輸出的升降壓DC-DC轉換器。以往，作為與這樣的升降壓DC-DC轉換器相關的發明，例如有專利文獻I和專利文獻2所記載的發明。圖8表示專利文獻I所公開的升降壓DC-DC轉換器的結構。該升降壓DC-DC轉換器與開關元件SI、電感器(線圈)L和整流用的二極體D2串聯連接在被施加從電池等直流電源供給的直流電壓Vin的輸入端子IN與輸出端子OUT之間。此外，二極體Dl反向連接在 電感器L的輸入側端子(節點NI)與接地點之間，開關元件S2連接在電感器L的輸出側電阻(節點N2)與接地點之間。如圖9所示，對開關元件SI和S2進行導通、截止驅動的控制電路具備三角波產生電路TWG，其產生用於對輸出電壓進行PWM (脈衝寬度調製)控制的三角波；反相放大器AMP,其對反饋電壓FBl進行反相；以及一對PWM比較器CMP1、CMP2，其以三角波以及反饋電壓FBl或者其反相電壓FB2為輸入。當輸入電壓Vin高於目標輸出電壓時，即反饋電壓FBl低於三角波的峰值電壓Vl時，使開關元件S2為連續截止狀態並以PWM脈衝來驅動開關元件SI,輸出對Vin降壓後的電壓Vout。此外，當輸入電壓Vin低於目標輸出電壓時，即反饋電壓FBl高於三角波的峰值電壓Vl時，使開關元件SI為連續導通狀態並以PWM脈衝來驅動開關兀件S2,輸出對Vin升壓後的電壓Vout。現有技術文獻專利文獻專利文獻I :日本專利第3440314號公報專利文獻2 日本專利第3953443號公報
發明內容
發明要解決的課題在升降壓DC-DC轉換器中，向產生三角波的三角波產生電路TWG供給規定三角波的上側峰值的上限值電壓Vl和規定三角波的下側峰值的下限值電壓V2，三角波產生電路TWG使用該上限值電壓VI和下限值電壓V2來產生三角波。此外，三角波產生電路TWG能夠由充放電電路和比較器等構成，所述充放電電路具有恆流源和電容器，所述比較器將上限值電壓Vl和下限值電壓V2作為比較電壓生成充放電的切換時刻。在專利文獻I公開的升降壓DC-DC轉換器中，將供給到三角波產生電路TWG的上限值電壓Vl直接作為反相放大器AMP中的基準電壓來進行供給。通過將這樣的上限值電壓Vl作為基準電壓來供給，如圖IOA所示從反相放大器AMP生成以電壓Vl為基準將反饋電壓FBl反相後的電壓FB2，並將其供給到升壓側的PWM比較器CMP2。但是，當為如上所述地將規定三角波的上側峰值的上限值電壓Vl直接作為反相放大器AMP中的基準電壓來供給的結構時，由於在構成三角波產生電路的比較器中產生的延遲等，實際的三角波的峰值高於上限值電壓VI。結果可知存在如下課題如圖10 (B)的虛線所示，在本來不需要使升壓用的開關元件S2導通的時刻，輸出使開關元件S2導通的脈衝，流過較多的無用電流。本發明是著眼於上述的課題而完成的，其目的在於，在具備了產生用於輸出電壓的PWM控制的三角波的電路、PWM比較器以及對反饋電壓進行反相的升降壓DC-DC轉換器中，能夠通過三角波的峰值和反相放大器的基準電壓的偏移來減少無用電流，從而提高功
率效率。
用於解決課題的手段為了達成上述目的，本發明提供一種開關控制電路，其生成並輸出第一開關元件和第二開關元件的導通、截止信號，所述第一開關元件用於使電流流入升降壓DC-DC轉換器的電壓轉換用的電感器，所述第二開關元件用於將電流從電感器弓I出，所述開關控制電路具備 誤差放大電路，其用於輸出與DC-DC轉換器的輸出電壓對應的電壓；反相放大電路，其用於以預定的電壓為基準使所述誤差放大電路的輸出反相；波形生成電路，其用於生成三角波；第一電壓比較電路，其以所述誤差放大電路的輸出和所述波形生成電路的輸出為輸入；第二電壓比較電路，其以所述反相放大電路的輸出和所述波形生成電路的輸出為輸入；以及峰值檢測電路，其用於檢測由所述波形生成電路生成的三角波的峰值，並將相當於該峰值的電壓作為基準電壓供給到所述反相放大電路。通過如上所述的手段，檢測由波形生成電路實際生成的三角波的峰值，將相當於該峰值的電壓作為基準電壓供給到反相放大電路，反相放大電路使誤差放大電路的輸出反相，因此反相放大電路的基準電壓低於三角波的峰值，由此，能夠防止在不需要使DC-DC轉換器的開關元件導通的時刻輸出使開關元件導通的脈衝，從而防止流過較多無用電流。這裡，優選的是，所述峰值檢測電路具有電壓平均化電路和倍數電路，所述電壓平均化電路用於提取由所述波形生成電路生成的三角波的平均電壓，所述倍數電路用於以預定的倍率對由該電壓平均化電路提取出的電壓進行放大。由此，能夠通過比較簡單的電路使供給到反相放大電路的基準電壓成為相當於實際的三角波的峰值的電壓。此外，優選的是，所述波形生成電路具有恆流源；流過與該恆流源的恆定電流成比例的電流的第一電流鏡電路和第二電流鏡電路；由來自所述第一電流鏡電路的電流充電的第一電容元件；由來自所述第二電流鏡電路的電流充電的第二電容元件；能夠對所述第一電容元件的充電電荷進行放電的第一放電單元；以及能夠對所述第二電容元件的充電電荷進行放電的第二放電單元，利用所述第一電容元件的充電電壓生成供給到所述第一電壓比較電路和第二電壓比較電路的波形信號，所述第二電容元件的充電電壓被供給到所述峰值檢測電路生來成相當於峰值的電壓，並作為基準電壓被供給到所述反相放大電路。由此，能夠分別生成用於PWM控制的波形信號(三角波)和為了生成供給到反相放大電路的基準電壓而供給到峰值檢測電路的信號，能夠容易地進行兩個信號的峰值的關係設定。進而，優選的是，所述第一電流鏡電路的輸出電流和所述第二電流鏡電路的輸出電流相同，將所述第二電容元件的電容值設定得比所述第一電容元件的電容值小，使供給到所述峰值檢測電路的所述第二電容元件的充電電壓的峰值高於供給到所述第一電壓比較電路和第二電壓比較電路的波形信號的峰值。由此，僅通過設定兩個電容元件的電容值大小就能夠使得供給到峰值檢測電路的信號的峰值高於供給到第一電壓比較電路和第二電壓比較電路的波形信號的峰值。此外，優選的是，所述第一電容元件的電容值和所述第二電容元件的電容值相同，將所述第一電流鏡電路的輸出電流設定得比所述第二電流鏡電路的輸出電流小，使供給到所述峰值檢測電路的所述第二電容元件的充電電壓的峰值高於供給到所述第一電壓比較電路和第二電壓比較電路的波形信號的峰值。由此，僅通過設定兩個電流鏡電路的輸出電 流大小就能夠使得供給到峰值檢測電路的信號的峰值高於供給到第一電壓比較電路和第二電壓比較電路的波形信號的峰值。進而，優選的是，所述第一電流鏡電路的輸出電流和所述第二電流鏡電路的輸出電流相同，將所述第二電容元件的電容值和所述第一電容元件的電容值設定成相同，所述倍數電路具備運算放大器，其非反相輸入端子被施加由所述電壓平均化電路提取出的電壓；以及分壓電路，其連接在該運算放大器的輸出端子與基準電位點之間，將由該分壓電路分壓後的電壓施加到所述運算放大器的反相輸入端子，將所述運算放大器的輸入電壓放大到略高於兩倍的電壓，由此，使供給到所述峰值檢測電路的所述第二電容元件的充電電壓的峰值高於供給到所述第一電壓比較電路和第二電壓比較電路的波形信號的峰值。由此，當以串聯形態的兩個電阻元件來構成分壓電路時，僅通過設定電阻值大小就能夠使得供給到峰值檢測電路的信號的峰值高於供給到第一電壓比較電路和第二電壓比較電路的波形信號的峰值。進而，優選的是，通過以下部分構成升降壓DC-DC轉換器電壓轉換用的電感器；用於使電流流入該電感器的第一開關元件；用於將電流從所述電感器引出的第二開關元件；用於在所述第一開關元件截止的期間對所述電感器的電流進行整流的第一整流元件；用於在所述第二開關元件截止的期間對所述電感器的電流進行整流的第二整流元件；以及用於生成對所述第一和第二開關元件進行導通、截止控制的信號的、具有如上所述的結構的開關控制電路。由此，能夠提供一種無用電流較少功率效率良好的DC-DC轉換器。發明效果根據本發明，升降壓DC-DC轉換器具有產生輸出電壓的PWM控制用的三角波的電路、PWM比較器以及對反饋電壓進行反相的反相放大器，在該升降壓DC-DC轉換器中具有如下有益效果能夠生成相對於三角波的峰值偏移或波動相對精度高的電壓作為供給到反相放大器的基準電壓，能夠減少無用電流從而提高功率效率。
圖I是表示構成應用了本發明的升降壓DC-DC轉換器的開關控制電路的一個實施方式的電路結構圖。圖2是表示圖I的實施方式的開關控制電路中的峰值檢測電路的結構例的電路結構圖。圖3是表示圖2的峰值檢測電路的輸入與輸出的關係的波形圖。
圖4是表示實施方式的峰值檢測電路中的波形(三角波)生成電路的第一實施例的電路圖。圖5A是放大表示第一實施例的波形(三角波)生成電路的輸出波形的波形圖。圖5B是表示波形(三角波)生成電路的輸出波形的波形圖。圖6是表示實施方式的峰值檢測電路中的波形(三角波)生成電路的第二實施例的電路圖。圖7是表示第二實施例的波形(三角波)生成電路的輸出波形的波形圖。圖8是表示升降壓DC-DC轉換器的結構例的電路結構圖。圖9是表示構成現有的升降壓DC-DC轉換器的開關控制電路的結構例的電路結構圖。圖10是表示構成圖9現有的升降壓DC-DC轉換器的開關控制電路中各部的信號和電位的變化情況的波形圖。
具體實施例方式以下，根據
本發明的優選的實施方式。圖I表示構成應用了本發明的升降壓DC-DC轉換器的開關控制電路的一個實施方式。根據從開關控制電路輸出的控制信號進行動作的電路可以使用與圖8所示的電路大致相同結構的電路，因此省略說明。但是，在圖I的控制電路中，作為圖8中的電路的開關元件SI使用P溝道MOSFET，作為S2使用N溝道MOSFET來進行說明。圖I的實施方式的開關控制電路20具備作為誤差放大電路的誤差放大器21，其對由洩漏電阻(省略圖示)分壓後的反饋電壓FB與參考電壓Vref進行比較並輸出與電位差對應的電壓FBl，所述洩漏電路對例如DC-DC轉換器的輸出電壓Vout進行分壓；第一比較器22，所述誤差放大器21的輸出FBl被輸入到該第一比較器22的反相輸入端子；作為反相放大電路的反相放大器23，其對誤差放大器21的輸出FBl進行反相；以及第二比較器24，被所述反相放大器23反相後的電壓FB2被輸入到該第二比較器24的反相輸入端子。另外，開關控制電路20具備波形生成電路25，其生成被輸入到所述第一比較器22和第二比較器24的非反相輸入端子的作為三角波的鋸齒狀的波形信號RAMP ;恆壓電路26，其產生由所述波形生成電路25生成的波形信號RAMP的上限值電壓Vl和下限值電壓V2 ；以及峰值檢測電路27，其對由波形生成電路25生成的波形信號RAMP的峰值進行檢測，由所述峰值檢測電路27檢測到的峰值電壓作為反相基準電壓VI』被供給到所述反相放大器23。所述第一比較器22和第二比較器24將輸出與反饋電壓FB對應的電壓的誤差放大器21的輸出FBl或者對其進行反相而得到的電壓FB2、與波形信號RAMP進行比較，從而生成並輸出具有與反饋電壓FB對應的脈衝寬度的PWM脈衝。雖然在圖I中沒有示出，但是，第一比較器22和第二比較器24的輸出被施加到構成圖8所示的升降壓DC-DC轉換器的開關元件SI、S2的MOSFET (絕緣柵型場效應電晶體)的柵極端子，使SI、S2導通、截止。具體來說，在輸入電壓Vin高於目標輸出電壓時，第二比較器24的輸出連續為低電平，使開關元件S2為截止狀態，從第一比較器22輸出PWM脈衝，從而對開關元件SI進行導通、截止驅動。並且，在開關元件SI導通的期間，電流流入作為電感器的線圈L而蓄積能量，當SI截止時，蓄積在線圈L中的能量被釋放，電流經二極體D2流入平滑電容器C。通過重複該過程，輸出對輸入電壓Vin進行降壓後而得到的電壓Vout。另外，當輸入電壓Vin低於目標輸出電壓時，第一比較器22的輸出連續成為低電平，使開關元件SI為連續導通狀態，從第二比較器24輸出PWM脈衝，對開關元件S2進行導通、截止驅動。由此，輸出將Vin升壓後得到的電壓Vout。另外，還有這樣的同步整流方式的升降壓DC-DC轉換器代替圖8中的二極體D1、D2而設置了互補地導通、截止的開關元件。在該情況下，作為代替二極體Dl而設置的開關元件，使用N溝道M0SFET，作為代替二極體D2而設置的開關元件，使用P溝道M0SFET，由此能夠對柵極端子施加於SI、S2相同的信號。
雖未特別限定，但是也可以是圖I的開關控制電路20和開關電晶體(SI、S2)與二極體(D1、D2)構成為半導體集成電路(電源驅動用1C)，作為電感器的線圈L和平滑電容器C作為外掛元件而與設置於該IC的外部端子連接。圖2示出了構成本實施方式的開關控制電路20的波形信號RAMP (以下稱為三角波)的峰值檢測電路27的結構例。如圖2所示，峰值檢測電路27由電壓平均化電路71和倍數電路72構成，所述電壓平均化電路71由接收三角波RAMP並輸出與其平均電壓相當的電壓Va的低通濾波器構成，所述倍數電路72以預定的倍率對所述電壓平均化電路71的輸出進行放大後輸出。倍數電路72具備運算放大器AMP1，電壓平均化電路71的輸出電壓Va被輸入到該運算放大器AMPl的非反相輸入端子；以及電阻R1、R2，其串聯連接在運算放大器AMPl的輸出端子與被施加下限值電壓V2的恆壓端子之間，通過電阻Rl、R2分壓後的電壓被反饋到運算放大器AMPl的反相輸入端子。在如上所述的倍數電路72中，運算放大器AMPl利用其虛短路(imaginaryshort)作用輸出電阻Rl與R2的連接節點的電位與非反相輸入端子的輸入電壓Va—致的電壓。SP，輸出使Va乘以[(Rl+R2)/R2]倍而得到的電壓。在該實施方式下，通過將電阻Rl、R2的電阻值設定為相同，如圖3所示，生成濾波電路71的輸出電壓Va的兩倍的電壓2Va，並將其作為基準電壓VI』供給到反相放大器23。圖4示出了生成三角波的波形生成電路25與電壓平均化電路71和倍數電路72的具體電路的第一實施例。電壓平均化電路71和倍數電路72與圖2所示的內容相同。另夕卜，在圖4中，示出了下限值電壓V2為接地電位的情況。波形生成電路25具備流過成為基準的電流Iref的恆流源CCO ;與該恆流源CCO串聯連接的P溝道MOS電晶體QO ;與該電晶體QO共柵極連接的P溝道MOS電晶體Q2 ;連接在該電晶體Q2的漏極端子與接地點之間的電容元件C2 ;以及與該電容元件C2串聯連接的N溝道MOS電晶體Q3。電晶體QO進行把柵極和漏極結合在一起的所謂的二極體連接，將恆流源CCO的電流Iref轉換成電壓。在上述電晶體Q2的柵極端子施加電晶體QO的柵極電壓，構成對應於QO與Q2的尺寸比(W/L比)生成與電流Iref成比例的電流的電流鏡電路。利用由該電流鏡電路生成的恆定電流Ic，電容元件C2被充電，由此，如圖5A所示，電容元件C2的電壓Vramp以一定的斜率增加。可以看作通過恆流源CCO和電流鏡電路(Q0、Q2)構成恆流電路。電容元件C2的電壓Vramp通過比較器CMP3而與恆定電壓Vl進行比較，當Vramp達到Vl時，比較器CMP3的輸出從低電平變化為高電平。這時，由於電晶體Q3成為導通狀態,因此電容元件C2的電荷被放電，電容元件C2的電壓Vramp急劇下降到接地電位。由此，比較器CMP3的輸出從高電平變化成低電平，電晶體Q3成為截止狀態，因此，電容元件C2再次被恆定電流Ic充電，電容元件C2的電壓Vramp上升。通過反覆該過程，生成如圖5B所示的鋸齒波(三角波)RAMP。在上述充放電動作中，比較器CMP3的比較動作無論如何也會產生延遲。因此，實際上電壓Vramp並不是在達到了恆定電壓Vl的時刻向接地電位下降而是在達到了比Vl稍高的電壓VI』的時刻，電壓Vramp下降。即，供給到圖I的PWM比較器CMP1、CMP2的三角波RAMP的峰值不是Vl而是VI』。 然而，在本實施方式中，用電壓平均化電路71對電容元件C2的充電電壓Vramp進行平均化，將通過倍數電路72放大到兩倍的電壓VI』作為反相基準電壓供給到反相放大器23，因此，與將恆定電壓Vl作為反相基準電壓供給到反相放大器23的情況相比，能夠根據相對精度較高的基準電壓來對反饋電壓FB進行反相，並供給到PWM比較器CMP2中。結果能夠防止在不需要使升壓用的開關元件S2 (圖I)導通的時刻輸出使開關元件S2導通的脈衝，能夠防止流過較多的無用電流。圖6中示出了生成三角波的波形生成電路25與電壓平均化電路71和倍數電路72的具體電路的第二實施例。電壓平均化電路71和倍數電路72與圖2所示的結構相同。該實施例的波形生成電路25具備流過成為基準的電流Iref的恆流源CCO ;與該恆流源CCO串聯連接的P溝道MOS電晶體QO ;與該電晶體QO共柵極連接的P溝道MOS電晶體Q1、Q2 ;連接在這些電晶體Q1、Q2的漏極端子與接地點之間的電容元件C1、C2 ;以及與電容元件Cl、C2分別並聯連接的N溝道MOS電晶體Q4、Q3。上述電晶體QO和Ql以及QO和Q2分別構成電流鏡電路。在本實施例中，電晶體Ql和Q2構成為相同尺寸即流過相同的電流Ic。另一方面，電容元件Cl和C2形成為電容元件C2小於Cl、即C1>C2。此外，通過同一信號Pre來控制與電容元件Cl、C2並聯的電晶體Q4、Q3。可以設置比較電容元件Cl的電壓Vrampl和恆壓Vl的比較器來生成信號Pre，也可以使用來自用於決定PWM控制周期的電路的信號來生成信號Pre。如上所述，設C1>C2,使用由電流鏡電路生成的同一-〖亙定電流Ic,來對電容兀件Cl、C2充電相同時間，由此，如圖7所示，電容元件Cl、C2的電壓Vrampl、Vramp2以Vramp2達到比Vrampl更高的電壓的方式進行動作。因此，當通過平均化電路71對電壓Vramp2進行平均化、將通過倍數電路72放大到兩倍後的電壓VI』作為反相基準電壓供給到反相放大器23時，與將Vrampl的峰值電壓Vl作為反相基準電壓供給到反相放大器23的情況相比，能夠基於相對精度高的基準電壓來對反饋電壓FB進行反相，並供給到PWM比較器CMP2。結果是，能夠防止在不需要使升壓用的開關S2 (圖I)導通的時刻輸出使開關元件S2導通的脈衝，從而防止無用電流增多。以上根據實施方式對本發明者做出的發明進行了具體說明，但本發明並不局限於上述實施方式。例如，在所述第二實施例的波形生成電路中將電容元件Cl、C2的大小設定成了 C1>C2，但也可以使Cl、C2的大小為C1=C2，使構成電流鏡電路的電晶體Ql和Q2的尺寸形成為Q2大於Ql，即Q1〈Q2，從而使Q2的電流多於Ql的電流，使Vramp2比Vrampl更快速地上升。進而，還可以是C1、C2的大小為C1=C2，電晶體Ql和Q2的尺寸為Q1=Q2，將構成倍率放大器72的電阻Rl和R2的大小設定成(R1+R2) /R2大於2。此外，在所述實施方式的DC-DC轉換器中，例示了作為供給到PWM比較器(25、26)的三角波而使用了鋸齒波的情況，但是也可以使用具有上升的斜率和下降的斜率的狹義的三角波工業上的可利用性在以上的說明中、說明了將本發明應用於升降壓型的DC-DC轉換器的例子，但是本發明並不限定於此，可以廣泛應用於具有生成PWM用的三角波的波形生成電路、並需要與三角波的峰值對應的電壓的DC-DC轉換器。
符號說明20開關控制電路21誤差放大器(誤差放大電路)22第一比較器(第一電壓比較電路)23反相放大器(反相放大電路)24第二比較器(第二電壓比較電路)
25波形生成電路26恆壓電路27峰值檢測電路71電壓平均化電路72倍數電路L線圈(電感器)SI開關元件S2開關元件
權利要求
1.一種開關控制電路，其生成並輸出第一開關元件和第二開關元件的導通、截止信號，所述第一開關元件用於使電流流入升降壓DC-DC轉換器的電壓轉換用的電感器，所述第二開關元件用於將電流從電感器引出， 所述開關控制電路的特徵在於，所述開關控制電路具備 誤差放大電路，其用於輸出與DC-DC轉換器的輸出電壓對應的電壓； 反相放大電路，其用於以預定的電壓為基準使所述誤差放大電路的輸出反相； 波形生成電路，其用於生成三角波； 第一電壓比較電路，其以所述誤差放大電路的輸出和所述波形生成電路的輸出為輸 A ； 第二電壓比較電路，其以所述反相放大電路的輸出和所述波形生成電路的輸出為輸入；以及 峰值檢測電路，其用於檢測由所述波形生成電路生成的三角波的峰值，並將相當於該峰值的電壓作為基準電壓供給到所述反相放大電路。
2.根據權利要求I所述的開關控制電路，其特徵在於， 所述峰值檢測電路具有電壓平均化電路和倍數電路，所述電壓平均化電路用於提取由所述波形生成電路生成的三角波的平均電壓，所述倍數電路用於以預定的倍率對由該電壓平均化電路提取出的電壓進行放大。
3.根據權利要求2所述的開關控制電路，其特徵在於， 所述波形生成電路具有恆流源；流過與該恆流源的恆定電流成比例的電流的第一電流鏡電路和第二電流鏡電路；由來自所述第一電流鏡電路的電流充電的第一電容元件；由來自所述第二電流鏡電路的電流充電的第二電容元件；能夠對所述第一電容元件的充電電荷進行放電的第一放電單元；以及能夠對所述第二電容元件的充電電荷進行放電的第二放電單元，利用所述第一電容元件的充電電壓生成供給到所述第一電壓比較電路和第二電壓比較電路的波形信號，所述第二電容元件的充電電壓被供給到所述峰值檢測電路來生成相當於峰值的電壓，並作為基準電壓被供給到所述反相放大電路。
4.根據權利要求3所述的開關控制電路，其特徵在於， 所述第一電流鏡電路的輸出電流和所述第二電流鏡電路的輸出電流相同，將所述第二電容元件的電容值設定得比所述第一電容元件的電容值小，使供給到所述峰值檢測電路的所述第二電容元件的充電電壓的峰值高於供給到所述第一電壓比較電路和第二電壓比較電路的波形信號的峰值。
5.根據權利要求3所述的開關控制電路，其特徵在於， 所述第一電容兀件的電容值和所述第二電容兀件的電容值相同，將所述第一電流鏡電路的輸出電流設定得比所述第二電流鏡電路的輸出電流小，使供給到所述峰值檢測電路的所述第二電容元件的充電電壓的峰值高於供給到所述第一電壓比較電路和第二電壓比較電路的波形信號的峰值。
6.根據權利要求3所述的開關控制電路，其特徵在於， 所述第一電流鏡電路的輸出電流和所述第二電流鏡電路的輸出電流相同，將所述第二電容兀件的電容值和所述第一電容兀件的電容值設定成相同， 所述倍數電路具備運算放大器，其非反相輸入端子被施加由所述電壓平均化電路提取出的電壓；以及分壓電路，其連接在該運算放大器的輸出端子與基準電位點之間，將由該分壓電路分壓後的電壓施加到所述運算放大器的反相輸入端子，將所述運算放大器的輸入電壓放大到略高於兩倍的電壓，由此，使供給到所述峰值檢測電路的所述第二電容元件的充電電壓的峰值高於供給到所述第一電壓比較電路和第二電壓比較電路的波形信號的峰值。
7.一種升降壓DC-DC轉換器，其特徵在於，具備 電壓轉換用的電感器； 用於使電流流入該電感器的第一開關元件； 用於將電流從所述電感器引出的第二開關元件； 用於在所述第一開關元件截止的期間對所述電感器的電流進行整流的第一整流元件； 用於在所述第二開關元件截止的期間對所述電感器的電流進行整流的第二整流元件；以及 用於生成對所述第一和第二開關元件進行導通、截止控制的信號的、權利要求I至6中的任一項所述的開關控制電路。
全文摘要
在升降壓DC-DC轉換器中，防止流過無用電流。在開關控制電路中設有誤差放大電路(21)，其用於輸出與DC-DC轉換器的輸出電壓對應的電壓；反相放大電路，其用於以預定的電壓使誤差放大電路的輸出反相；波形生成電路(25)，其用於生成三角波；第一電壓比較電路(22)，其以誤差放大電路的輸出和波形生成電路的輸出為輸入；第二電壓比較電路(24)，其以反相放大電路的輸出和所述波形生成電路的輸出為輸入；以及峰值檢測電路(26)，其檢測由波形生成電路生成的三角波的峰值，並將相當於該峰值的電壓作為基準供給到所述反相放大電路。
文檔編號H02M3/155GK102742136SQ20118000768
公開日2012年10月17日 申請日期2011年1月17日 優先權日2010年1月28日
發明者廣島隆, 熊谷敬三 申請人:三美電機株式會社