一種考慮淺溝槽隔離的場效應電晶體模型參數修正方法

2023-07-11 08:50:51

專利名稱：一種考慮淺溝槽隔離的場效應電晶體模型參數修正方法
技術領域：
本發明屬於集成電路設計技術領域，涉及考慮版圖臨近效應的集成電路設計，特涉及考慮淺溝槽隔離應力對電路特性影響的集成電路設計。
背景技術：
在集成電路設計製造領域中，淺溝槽隔離(shallow trench isolation, STI)技術用以實現場效應電晶體(MOSFET)之間的隔離。STI技術是局部矽氧化隔離技術的替代者， 是深亞微米工藝的主流隔離技術。STI結構的溝槽具有比較陡直的側壁，所以具有較小的面積，可以提高MOSFET的集成度。又由於其製造過程中採用CMP工藝，所以具有非常好的表面平坦性。此外，STI結構的漏電流也比較小，閂鎖保護能力較強。由於這些優點，STI結構在O. 25微米及以下的工藝節點中得到了非常廣泛的應用。STI結構會在MOSFET的有源區產生應力。在集成電路設計製造領域中，應力作為一種影響MOSFET性能的因素而得到廣泛的研究。應力的引入會改變材料的能帶結構，而能帶結構的改變會導致一系列MOSFET參數發生改變，進而影響MOSFET性能以及整個集成電路的特性。集成電路中存在的應力包含兩類，一類應力是通過應力工程(strain engineering)技術人為引入的。另一類是集成電路製造過程中的工藝步驟引入的。通過應力工程技術引入應力的目的通常是為了提高MOSFET性能。典型的應力工程技術包括鍺矽源漏技術，應力層技術等等。這些技術通過改變材料晶格常數或施加外部應力的方法對材料施加應力。集成電路製造過程會用到許多工藝步驟，包括光刻，刻蝕，澱積，氧化，外延，擴散，退火等等。其中很多工藝步驟都會產生應力，產生機制包括結構變化，材料熱膨脹係數(CTE)不同等等。工藝步驟產生的應力的作用是隨機的，有可能提高MOSFET性能，也有可能降低MOSFET性能。STI結構弓I入應力主要是由於MOSFET有源區材料和STI材料的熱膨脹係數不同造成的。在MOSFET尺寸比較大的時候，STI結構對MOSFET產生的應力相對較小，對MOSFET參數和MOSFET性能的影響可以忽略。隨著集成電路產業的不斷發展，MOSFET尺寸不斷縮小，集成度不斷提高，STI結構對MOSFET產生的應力變大，對MOSFET參數和MOSFET性能的影響變得不可忽略。並且，這種影響隨著MOSFET尺寸的進一步減小而提高。STI應力對MOSFET造成的影響屬於一種版圖臨近效應。這裡，版圖臨近效應是指MOSFET性能受版圖影響，並且根據版圖不同而不同，一種典型的版圖臨近效應為阱臨近效應。由於STI應力對MOSFET變得不可忽略，設計者在設計集成電路時需要考慮其影響。在目前的集成電路設計流程中，STI版圖臨近效應問題無法得到很好的處理。集成電路設計人員在設計集成電路時需要依賴集成電路輔助設計(EDA)工具，一種典型的電路輔助設計工具是HSPICE。集成電路輔助設計工具可以幫助設計者完成整套電路設計流程。一個典型的集成電路設計流程包括以下步驟功能及性能的定義，原理圖設計，電路前仿真，版圖設計，版圖原理圖比對，寄生參數提取，電路後仿真。設計者使用EDA工具進行集成電路設計時，需要用到MOSFET模型。MOSFET模型是用來描述MOSFET特性的一組數學公式或方程，其中包含描述MOSFET特性的參數。電路仿真器調用MOSFET模型對電路進行仿真。MOSFET模型一般由集成電路製造廠商(Foundry)提供，一種典型的MOSFET模型是BSM4。要考慮STI結構對電路性能的影響，一般的做法是建立模型描述STI結構參數和MOSFET模型參數的關係，計算STI結構參數導致的MOSFET模型參數的變化，修改MOSFET模型，使用修改後的MOSFET模型進行電路仿真。現在流行的商業模型在考慮STI版圖臨近效應時，只分析了一維情況。然而實際中MOSFET在兩個維度方向都與STI結構接觸。STI結構在兩個維度上對MOSFET性能施加影響。對STI結構參數與MOSFET模型參數的關係，可以通過直接方法或間接方法建模。直接方法建立的模型直接描述STI結構參數和MOSFET模型參數的關係。間接方法首先建立模型描述STI結構參數與MOSFET溝道應力的關係，然後建立模型描述應力和MOSFET模 型參數的關係，通過應力將STI結構參數與MOSFET模型參數聯繫在一起。一個典型的間接方法包括如下具體步驟第一步，通過寄生參數提取工具獲得STI結構參數，包括SA、SB、STIW。其中，SA為MOSFET柵極左邊界到有源區左邊界距離，SB為MOSFET柵極右邊界到有源區右邊界距離，STIW為MOSFET有源區與STI範圍邊界在長度方向的距離。第二步，使用STI結構參數SA、SB、STIW，採用經驗模型(例如「Wang C C，et al. Modeling oflayout-dependent stress effect in CMOS design. Proceedings of Computer-AidedDesign-Digest of Technical Papers, IEEE/ACM International Conference on,pp. 513 - 520,2009. 」中公開的模型)，計算MOSFET溝道內沿溝道長度方向的應力σ I。第三步，使用 σ I,米用經驗模型(例如 「C. S. Smith, Piezoresistance effect in germaniumand silicon, Physical review, vol. 94, no. I, pp. 42-49，1954. 」 中公開的模型)，得到MOSFET模型的電子遷移率參數和空穴遷移率參數的修正量。該方法有以下三點不足1.考慮的STI結構參數不全面；2.只考慮了溝道長度方向應力σ1;3.考慮的器件模型參數不全面。由於這些不足，該方法的精度較差，無法準確的反映STI結構對MOSFET模型參數的影響。在實際電路設計應用中，設計者需要一套準確的方法分析STI結構對MOSFET模型參數的影響，進而得到一個更加精確的電路性能仿真結果。

發明內容
本發明旨在解決目前集成電路設計流程中無法得到很好處理的STI版圖臨近效應問題，提出了一種考慮STI結構的MOSFET模型參數修正方法；該方法可提高電路仿真的可靠性，增加集成電路設計的成功率。本發明提出的考慮淺溝槽隔離的場效應電晶體模型參數修正方法，其特徵在於，該方法具體包括以下步驟I)採用寄生參數提取工具從輸入版圖提取STI結構參數，該結構參數包括W、L、SA、SB、STIW, STIL,其中，W為MOSFET柵極和有源區交疊部分寬度，L為MOSFET柵極和有源區交疊部分長度，SA為MOSFET柵極左邊界到有源區左邊界距離，SB為MOSFET柵極右邊界到有源區右邊界距離，STIW為MOSFET有源區與STI範圍邊界在長度方向的距離，STIL為MOSFET有源區與STI範圍邊界在寬度方向的距離；
2)根據STI結構參數W、L、SA、SB、STIW、STIL，計算MOSFET溝道內沿溝道長度方向的應力O1，以及沿溝道寬度方向的應力ot;具體包括21)根據步驟I)得到的STI結構參數，計算MOSFET溝道長度方向平均應力σ ι ;計算過程如下
權利要求
1. 一種考慮淺溝槽隔離的場效應電晶體模型參數修正方法，其特徵在於，該方法具體包括以下步驟 1)採用寄生參數提取工具從輸入版圖提取STI結構參數，該結構參數包括W、L、SA、SB、STIW.STIL,其中，W為MOSFET柵極和有源區交疊部分寬度，L為MOSFET柵極和有源區交疊部分長度，SA為MOSFET柵極左邊界到有源區左邊界距離，SB為MOSFET柵極右邊界到有源區右邊界距離，STIff為MOSFET有源區與STI範圍邊界在長度方向的距離，STIL為MOSFET有源區與STI範圍邊界在寬度方向的距離； 2)根據STI結構參數W、L、SA、SB、STIW、STIL，計算MOSFET溝道內沿溝道長度方向的應力O1，以及沿溝道寬度方向的應力ot;具體包括 21)根據步驟I)得到的STI結構參數，計算MOSFET溝道長度方向平均應力σι ;計算過程如下 f —.....................gj.....................4,....................__(2) 其中ο 和favg為計算中間變量叫 a6和σ lsat為擬合參數，由集成電路製造廠商提供； 22)根據步驟I)得到的STI結構參數，計算MOSFET溝道寬度方向應力分布σt ;計算過程如下-ft+h).................glli:................f 1 +......Miiw.....)Z1 ,m Wtedge — V + STlL+bz 十 STIW+1)4j U 十OtsatW ijEbot = yi^+C2 c^tedge= W^+(6) . 0 t (X) = ( 0 tedge- 0 tbot) βΧΡ (-fexpX) + 0 tbot⑴ 其中 ^ tedge、 G tbot 和fexp為計算中間變量 屯和O tsat為擬合參數，由集成電路製造廠商提供； 3)計算MOSFET模型參數修正量電子遷移率修正量Λμ η、空穴遷移率修正量Λ μρ、N型MOSFET閾值電壓修正量Λ Vthn和P型MOSFET閾值電壓修正量Λ Vthp,電子飽和速度修正量Λ Vsatn和空穴飽和速度修正量Avsatp ;具體包括 31)將步驟2)中得到的MOSFET溝道應力σi和Ot帶入到Y. Tan的電子遷移率模型中，計算得到電子遷移率修正量Λ μη; 32)將步驟2)中得到的MOSFET溝道應力01和σt帶入到Obradovic B的空穴遷移率模型中，計算得到空穴遷移率修正量Λ μρ ; 33)將步驟2)中得到的MOSFET溝道應力σι和σ t帶入到W. Zhang的閾值電壓模型中，分別計算得到N型MOSFET閾值電壓修正量Λ Vthn和P型MOSFET閾值電壓修正量Λ Vthp ； 34)採用公式(8)計算電子飽和速度修正量Avsatn: Avsatn = Vsatn0On^i(8)βηο 採用公式(9)計算空穴飽和速度修正量Avsatp
全文摘要
本發明涉及一種考慮淺溝槽隔離的場效應電晶體模型參數修正方法，屬於集成電路設計技術領域，該方法包括採用寄生參數提取工具從輸入版圖提取STI結構參數；根據STI結構參數，計算MOSFET溝道內沿溝道長度方向的應力，以及沿溝道寬度方向的應力；根據應力計算得到MOSFET模型參數修正量，包括電子遷移率修正量、空穴遷移率修正量、N型MOSFET閾值電壓修正量和P型MOSFET閾值電壓修正量、電子飽和速度修正量和空穴飽和速度修正量。該方法可提高電路仿真的可靠性，增加集成電路設計的成功率。
文檔編號G06F17/50GK102955883SQ20121045207
公開日2013年3月6日 申請日期2012年11月12日 優先權日2012年11月12日
發明者葉佐昌, 李小健, 王燕 申請人:清華大學