一種分布式波形產生在線同步調整電路及方法
2023-12-01 11:41:06
一種分布式波形產生在線同步調整電路及方法
【專利摘要】本發明屬於雷達分布式波形產生同步性綜合設計【技術領域】，具體涉及一種分布式波形產生在線同步調整電路及方法。本發明通過主控終端完成與收發組件中的波形產生部分進行控制通信，根據預先設定好的通信協議，實現波形輸出前沿、後沿和起始頻率等相關參數的設置調整。本發明具有成本低廉、操作便捷、精度高、並且結構簡單易於集成。
【專利說明】一種分布式波形產生在線同步調整電路及方法
【技術領域】
[0001]本發明屬於雷達分布式波形產生同步性綜合設計【技術領域】，具體涉及一種分布式波形產生在線同步調整電路及方法。
【背景技術】
[0002]相控陣雷達波形產生設計主要可以分為集中式波形產生和分布式波形產生設計，集中式波形產生設計是將統一的波形產生中頻信號進行隔離功分，提供給每個收發組件，此種方法缺點是每個發射信號形式統一，不能靈活變化；分布式波形產生是每個收發組件具有獨立的波形產生單元，與集中式波形產生相比，具有波形控制靈活、移相精度高等明顯的優勢。但是，採用分布式波形產的雷達具有以下缺點:通道之間模擬信道特性的差異引起通道間輸出信號的差異；器件批次性差異而引起的輸出信號的差異；以上缺點在實際設計和批產過程中很難精確控制，但是分布式雷達收發組件中波形產生輸出的一致性的優劣會直接影響雷達在空間的能量合成，進而影響雷達的威力覆蓋範圍等雷達的關鍵性指標，所以該問題能否有效解決成為提升此類體制雷達性能的主要瓶頸之一。
[0003]現在多通道波形產生設計過程中應用比較普遍的同步方式是由集成DDS晶片自身的同步功能來實現的，設計時需要通過時鐘分配器提供同步信號，來保證每個DDS器件輸出信號的同步性和一致性。在分布式波形產生雷達設計過程中，由於信號產生部分在物理空間上是相對獨立的，所以該方法難以解決分布式信號產生通道間與批次間存在的同步性差異問題。
[0004]在相控陣雷達中，收發組件採用分布式信號產生形式的同步問題主要包括相位同步和時間同步兩方面，相位同步可以通過雷達的自身的校正網絡來進行移相修正通道間的信號的相位差，但是當信號產生輸出信號間存在延時差異，會導致通道間的信號在同一時刻產生頻率差。雷達實際工作中最常用的信號為線性調頻信號和非線性調頻信號，本專利以線性調頻信號為例，根據信號特性通道間的相位差就會隨著時間的增加而增大，此種情況所導致的相位差是通過校正網絡無法修正的，最終導致雷達空間能量合成的結果發生畸變，嚴重影響雷達的整機性能。
[0005]基於此，本發明針對分布式波形產生雷達設計過程中的一致性問題提出一種基於DDS技術和模擬信號合成技術的分布式波形產生在線同步調整方法。
【發明內容】
[0006]針對【背景技術】中所提出的問題，本發明提供了一種雷達分布式波形產生在線同步性方法。該方法通過主控終端完成與收發組件中的波形產生部分進行控制通信，根據預先設定好的通信協議，實現波形輸出前沿、後沿和起始頻率等相關參數的設置調整；在雷達分布式波形產生的多通道波形產生的雷達中，每個波形產生通道由時鐘調理單元、波形產生單元、接口控制單元和模擬變頻單元組成，其中時鐘調理單元完成對FPGA和DDS時鐘的處理；波形產生單元根據波形碼、移相碼和接口調整控制信號產生相應的波形信號，模擬變頻單元完成兩次上變頻後完成射頻信號輸出。從而產生雷達分布式波形產生通道間同步性精度高的雷達波形，該方法具有成本低廉、操作便捷、精度高、並且結構簡單易於集成。
[0007]本發明的技術方法是:一種分布式波形產生在線同步調整方法，包括N路基於DDS技術的波形產生電路，每路波形產生電路都包含時鐘調理單元、波形產生單元、接口控制單元和模擬變頻單元，其特徵包括如下步驟:
步驟一:基於DDS技術的多通道分布式波形產生；
步驟二:高精度數字移相控制；
步驟三:基於串口進行起始頻率和時延參數控制；
步驟四:射頻模擬脈衝信號合成後幅相一致性分析，
其中，N為收發組件數量。
[0008]其有益效果是:產生同步精度高，波形種類靈活的雷達波形。
[0009]如上所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟一中多通道分布式波形產生的具體方法為:雷達分布式N路波形產生採用DDS技術實現，其中核心晶片採用ADI公司的AD99XX系列晶片，該晶片是一片性價比比較高的直接數字頻率合成器(DDS)晶片，其速度快、輸出波形穩定，頻率、相位和幅度皆可控制且解析度高。其內部集成14 bit數模轉換器(DAC)並且支持高1GSPS地採樣率，通過FPGA控制DDS的輸出。
[0010]如上所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟二中高精度的數控移相的具體方法為:根據FPGA解碼的8位以上的控制碼，送至DDS相位控制字寄存器，來進行精確的移相控制。
[0011]如上所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟三中基於串口進行起始頻率和時延參數控制的具體方法為:根據接口控制單元提供的起始頻率和波形時延參數的控制，利用DDS晶片產生分布式波形產生雷達所需要的通道間具有高精度同步性的雷達波形。
[0012]如上所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟四中射頻模擬脈衝信號合成後幅相一致性分析的具體方法為:將DDS晶片產生的雷達波形信號進行變頻、濾波和放大等處理後，直接進行射頻模擬合成，得到兩路之間的和、差信號，進行幅相分析得到一致性誤差。
[0013]一種基於分布式波形產生的在線同步調整電路，包括N路相同的波形產生電路，每路均具有時鐘調理單元、波形產生單元、接口控制單元和模擬變頻單元組成；時鐘調理單元的輸入端與外部時鐘相連，其輸出端一路送至DDS晶片作為波形產生時鐘，另一路送至FPGA作為工作時鐘；接口控制單元與FPGA相連，控制DDS輸出的波形種類；波形產生單元是DDS晶片根據外部時鐘和波形控制參數產生雷達所需要的中頻調製波形信號；接口控制單元與FPGA相連，將初始頻率、波形種類和輸出時間等波形參數送至DDS晶片，產生雷達所需要的雷達波形；模擬變頻單元與DDS晶片輸出相連，將DDS產生的中頻調製信號進行放大和變頻得到雷達最後發射的射頻信號。
[0014]如上所述的基於分布式波形產生的在線同步調整電路，其特徵在於:由時鐘調理電路、DDS晶片AD9910、串口接口晶片MAX232E和FPGA EP2C70F672I8構成，其中時鐘調理電路與DDS晶片和FPAG相連，串口接口晶片與FPGA相連，DDS晶片AD9910晶片產生的雷達調頻波形輸出端與變頻、濾波和放大電路的輸入端相連。其有益效果是:產生低雜散、低相噪、高解析度、通道間同步精度高和一致性好的雷達調頻射頻信號。
【專利附圖】
【附圖說明】
[0015]圖1:系統工作流程圖；
圖2:系統結構框圖。
【具體實施方式】
[0016]以下結合附圖對本發明做進一步說明。
[0017]一種基於分布式雷達波形產生在線同步設計方法，如圖2所示為本系統的結構組成框圖，系統主要由時鐘調理單元、DDS晶片AD9910、串口接口晶片MAX232E和FPGAEP2C70F672I8構成，其中時鐘調理單元與DDS晶片和FPAG相連，串口接口晶片與FPGA相連，DDS晶片AD9910晶片產生的雷達調頻波形輸出端與變頻、濾波和放大電路的輸入端相連，其輸出口直接與輸出口相連接。其有益效果是:產生低雜散、低相噪、高解析度、通道間同步精度高的雷達調頻波形信號。
[0018]通過以上所述主要部件就能夠實現根據波形碼、移相碼、和固化波形參數產生重複周期為T,載頻為的波形信號，脈衝寬度τ分別為30 μ s、或60 μ s、或100 μ s,帶寬Β分別為2MHz、或10MHz的通道間具有高精度的同步線性調頻信號。並且通過串口控制，可在線實時更改通道間波形的起始頻率和波形時延等具體的波形參數，產生滿足雷達整機需要的發射波形。
[0019]本發明所修正的雷達分布式波形產生之間的相位差主要是由:
1)通道參考時鐘之間相位的差異；
2)DDS波形控制信號配置寄存器的時間差異；
3)信號產生通道中模擬部分的群延時等模擬特性指標的差異。
[0020]本發明是以基於DDS的波形產生技術為基礎，提出的一種在線解決通道間同步性問題的方法，外部時鐘的選取主要以DDS產生的中頻波形信號的頻率為主，本實例中選用的波形時鐘為外部輸入的80MHz，經過時鐘調理電路，一路經過5倍頻後產生400MHz送至DDS晶片AD9910作為波形產生時鐘，另一路80MHz直接送至FPGA作為工作時鐘。
[0021]信號時寬調整，以一路信號產生通道為基準，其它信號產生通道與之進行比較調整，通過串口調整波形輸出的前沿位置和後沿位置，使兩路之間的時域寬度上的誤差
1 1
^2*fldk ~ 2 *E0MHz°
[0022]通道間波形重合調整初始相位，從示波器讀取兩通道波形重合區域前沿的相位差
ΛφΛφ
Am，移相碼採用8位並行碼控制，即對應的相位調整控制字為使ΔΦ360/2 1,40ο25
兩通道信號重合區域起始相位差ΔΦ~0°。
[0023]通道間波形重合區域頻率差的調整，通過示波器讀取尾部相位差ΑΦρ由
Αφ
得出尾部時刻的瞬時頻率差= ~DDS晶片的頻率控制寄存器為f
48位，即頻率控制字imr =248，<為模塊輸出起始頻率，通過串口將此送入
16?(ΜΗζ} JiF，DDS相應配置寄存器，然後再微調起始頻率，使其後沿儘量重合，即減小了通道間的同步性差異，以基本滿足雷達整機性能要求。
[0024]下面根據本發明具體的實現過程，來對系統誤差進行分析計算:
首先，對脈衝前沿相位進行校正，由於移相控制為8位並行控制信號，根據示波器所讀取的前沿相位差值來計算對應的相位控制碼，完成前沿相位對齊。[0025]其次，通過讀取脈衝重合區域後沿相位誤差推算出脈衝頻率誤差，利用串口進行修正頻率。
[0026]所以系統主要誤差來源於示波器所能達到的讀取精度。即誤差公式為Ar=Ara，/(Xx孫其中Δτ,為示波器讀出的理論誤差，B為信號帶寬』為信號載頻的中心頻率。然而，示波器上讀取誤差理論上可以達到2ps，實際上經過多次讀數取均值後，可以使誤差控制在±2.5ps以內。假設信號帶寬B=2MHz，中心頻率為久=1200MHz，則誤差最大情況下△?QzSps，得出的最大誤差為Δτ=3η8，折合到脈衝後沿相位誤差約為2.2°，可以滿足天線的波瓣覆蓋範圍的要求，由此可以想像，對於Β=10ΜΗζ寬帶信號，這樣的誤差會更小。由此可見，本方法所達到的調整控制精度遠高於常規方式中所介紹的同步精度。
[0027]本方法所針對的雷達分布式波形產生設計方法，主要應用於由於物理上是分開的分布式波形產生，無法採用ADI公司所推薦的同步性設計方式，使雷達分布式波形產生具有更廣的應用前景。
【權利要求】
1.一種分布式波形產生在線同步調整方法，包括N路基於DDS技術的波形產生電路，每路波形產生電路都包含時鐘調理單元、波形產生單元、接口控制單元和模擬變頻單元，其特徵包括如下步驟:步驟一:基於DDS技術的多通道分布式波形產生；步驟二:高精度數字移相控制；步驟三:基於串口進行起始頻率和時延參數控制；步驟四:射頻模擬脈衝信號合成後幅相一致性分析，其中，N為收發組件數量。
2.如權利要求1所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟一中多通道分布式波形產生的具體方法為:雷達分布式N路波形產生採用DDS技術實現，其中核心晶片採用ADI公司的AD99XX系列晶片。
3.如權利要求1所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟二中高精度的數控移相的具體方法為:根據FPGA解碼的8位以上的控制碼，送至DDS相位控制字寄存器，來進行精確的移相控制。
4.如權利要求1所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟三中基於串口進行起始頻率和時延參數控制的具體方法為:根據接口控制單元提供的起始頻率和波形時延參數的控制，利用DDS晶片產生分布式波形產生雷達所需要的通道間具有高精度同步性的雷達波形。
5.如權利要求1所述的基於串口控制的分布是波形產生的同步方法，其特徵在於:所述步驟四中射頻模擬脈衝信號合成後幅相一致性分析的具體方法為:將DDS晶片產生的雷達波形信號進行變頻、濾波和放大等處理後，直接進行射頻模擬合成，得到兩路之間的和、差信號，進行幅相分析得到一致性誤差。
6.一種基於分布式波形產生的在線同步調整電路，包括N路相同的波形產生電路，每路均具有時鐘調理單元、波形產生單元、接口控制單元和模擬變頻單元組成；時鐘調理單元的輸入端與外部時鐘相連，其輸出端一路送至DDS晶片作為波形產生時鐘，另一路送至FPGA作為工作時鐘；接口控制單元與FPGA相連，控制DDS輸出的波形種類；波形產生單元是DDS晶片根據外部時鐘和波形控制參數產生雷達所需要的中頻調製波形信號；接口控制單元與FPGA相連，將初始頻率、波形種類和輸出時間等波形參數送至DDS晶片，產生雷達所需要的雷達波形；模擬變頻單元與DDS晶片輸出相連，將DDS產生的中頻調製信號進行放大和變頻得到雷達最後發射的射頻信號。
7.如權利要求6所述的基於分布式波形產生的在線同步調整電路，其特徵在於:由時鐘調理電路、DDS晶片AD9910、串口接口晶片MAX232E和FPGA EP2C70F672I8構成，其中時鐘調理電路與DDS晶片和FPAG相連，串口接口晶片與FPGA相連，DDS晶片AD9910晶片產生的雷達調頻波形輸出端與變頻、濾波和放大電路的輸入端相連。
【文檔編號】G01S7/28GK103630881SQ201310513613
【公開日】2014年3月12日 申請日期:2013年10月28日 優先權日:2013年10月28日
【發明者】苑鳳雨, 李建垚, 徐曉, 羅華 申請人:武漢濱湖電子有限責任公司