總線式測試節點鏈系統的製作方法
2023-11-02 19:35:22 1
專利名稱：總線式測試節點鏈系統的製作方法
技術領域：
本實用新型屬於超大規模集成電路設計、測試技術領域，涉及一種用於測試的串行電路，具體涉及一種總線式測試節點鏈系統。
背景技術：
在集成電路晶片的設計過程中，工程師通常會根據需要在關鍵的節點附近留下測試金屬點(Test-pad)，這些測試金屬點在晶片製造過程時，可以使其裸露在晶圓表面。在晶片測試過程時，測試工程師可以使用測試探針，直接探測這些測試金屬點來觀察晶片內部關鍵節點的信號狀態，以便對晶片靜態和動態行為進行觀測和調試，提高調試效率和準確性，縮短調試周期和產品的整體開發周期。通常情況下，實現這種可測試設計的原理圖如圖1所示。Si，S2，S3. . . Sn是待測節點，TP是測試金屬點，中間有一個驅動器。驅動器的主要功能是隔離測試金屬點和待測節點，同時也提供一定的驅動能力，以便觀察信號。隨著電路設計越來越複雜，需要觀察的節點(待測節點)也越來越多。就出現了以下問題(1)在設計階段實現這種可測性也越來越複雜。一方面需要考慮每一個測試金屬點的大小以使得測試探針能夠插入，這個消耗設計時間，也消耗晶片的布線資源；另一方面需要考慮每一個測試金屬點在晶片上的位置以使得測試探針方便插入，如果布局不夠合理 (比如兩個測試金屬點距離太近)，測試探針有可能無法插入或者很難操作。(2)在測試階段也越來越麻煩。為了觀察不同的信號，經常需要使用高倍顯微鏡在各個測試引腳之間切換測試探針，這種切換測試探針的過程難度很高，也大量消耗測試時間。
實用新型內容本實用新型提供一種總線式測試節點鏈系統，以解決背景技術中介紹的實現這種可測試時在設計和測試中現存的複雜問題。本實用新型的技術方案如下總線式測試節點鏈系統，針對N個待測節點，該總線式測試節點鏈系統包括分別連接至N個待測節點的N個測試信號驅動器和用以選通所述N個測試信號驅動器的測試移位控制器；所述測試信號驅動器包括寄存器和三態緩衝器，所述測試移位控制器的輸出端通過串行時鐘信號線和串行移位數據線依次串接各個測試信號驅動器的寄存器，所述三態緩衝器具有信號輸入端、數據選通端、信號輸出端，其中，信號輸入端接至該測試信號驅動器相應的待測節點，數據選通端與相應的寄存器的串行移位數據輸出端連接；N個三態緩衝器的信號輸出端均接至測試信號總線，所述測試信號總線的末端設置最終測試金屬點， 作為測試探針的插入口(這樣就可以將晶片中所有的待測節點選通到一個測試信號總線上，然後驅動到一個最終的測試金屬點上)。[0011]上述總線式測試節點鏈系統的每一個測試信號驅動器內的時鐘信號線上均設置時鐘信號驅動器。通常情況下，這是一個比較小的信號驅動器。在上述測試信號總線的最末端還設置有信號驅動器。通常情況下，是一個比較大的信號驅動器。上述最終測試金屬點由晶片最頂層金屬構成；在製造測試晶圓時使用最頂層金屬和次頂層金屬過孔的掩膜版定位測試金屬點的位置，並在晶片鈍化層上開測試孔，以便測試探針插入。本實用新型具有以下優點1.通過把許多分散的測試節點信號串接成鏈，可共用一個大尺寸的測試接口(最終測試金屬點)，減少了片上測試金屬點的數量，從而節省了頂層金屬布線通道。2.由於最終測試金屬點尺寸加大，降低了在晶片測試調試時探針對針的難度，增加接觸的可靠性，提高測試信號質量。3.通過移位控制器可以方便的切換多個信號用以觀測待測節點信號，減少了頻繁的對針工作，提高了調試效率，進而縮短了產品調試開發周期。
圖1為目前晶片中測試金屬點與待測節點的示意圖。圖2為本實用新型結構原理示意圖。圖3為本實用新型中一個測試信號驅動器的結構原理圖。圖4為對於使用測試引腳完成可測試設計時的移位控制器的工作原理圖。圖5是對於使用測試引腳完成可測試設計時的移位控制器的工作時序圖。圖6是對於使用測試命令完成可測試設計時的移位控制器的工作原理圖。
具體實施方式
整個測試系統由測試移位控制器(TP_SHIFT_MASTER)，測試信號驅動器(TP_ DRIVER)，最終測試金屬點(HUGE_TP)，測試信號總線(Huge test-pad signal)構成。其中測試信號驅動器的原理圖如圖3所示。測試信號驅動器由一個寄存器(DFF)、一個三態緩衝器(TRI_BUF)、一個一般緩衝器(BUF)門組成。其基本工作原理為在寄存器配置完成時，如果寄存器鎖存的值為0，三態緩衝器輸出高組態到測試信號線(tp_do = 1』 bz)。如果寄存器鎖存的值為1，三態緩衝器輸出來自測試節點的信號到測試金屬點信號線(tp_do = tp_di)。在寄存器配置過程中，測試信號驅動器輸出本寄存器的內容到下一級的測試信號驅動器。一般緩衝器用來驅動串行時鐘。測試移位控制器根據晶片可測試設計的不同而不同。一般情況下，晶片的可測試設計提供兩種方法來完成可測試設計一種是提供測試引腳完成可測試設計，另一種是提供測試命令來完成可測試設計。對於提供測試數據引腳和測試時鐘引腳的晶片，測試移位控制器將晶片外面的測試數據引腳連接到移位數據引腳(Sft_data)，同時將晶片外面的測試時鐘引腳連接到移位時鐘引腳(sft_clk)。在測試過程中，工程師將一連串的配置數據串行送入測試節點鏈中各個測試信號驅動器的寄存器中，配置數據的個數等於晶片中待測節點的個數，也等於測試信號驅動器的個數。這一串配置數據中只能有一個為1，標誌對應的需要測試的信號傳輸到測試信號總線上，以便在最終測試金屬點上可以觀察出來。這種情況下，測試移位控制器只需要完成簡單的接收功能，所以提供兩個接收器就可以，如圖4所示。其時序圖如圖5所示以n = 6例，如果欲測試的是s3的數據，則TP_SHIFT_ MASTER應配置的數據為sft_dat = 000100。在完成串行設置結束(T6)之後，只有S3 是1，則只有sft_data_3的輸出值是tp_di_3，其他的都是高阻。雖然在串行配置的過程中會打開其他的三態門(如本例中的在T4周期和T5周期就分別輸出tp_di_l和tp_di_2)， 但是測試工程師是在配置完成以後才開始採集數據(tp_di_3)，在配置過程中的最終測試金屬點上信號的變化並不會有影響。圖5中的虛線表示串行設置結束(T6時刻)，此時tp_di_3的值通過測試總先後輸出在最終測試金屬點上，並最終傳輸給HUGE_TP實際測試的S3值。圖中的時鐘信號為系統採樣時鐘。對於提供測試命令來完成可測試設計的晶片，測試移位控制器對測試命令進行解碼，選通待測節點所在的測試節點鏈，收集配置該測試節點鏈所需要的配置數據，並將這些數據串行移位到測試信號驅動器的寄存器中，完成整個測試節點鏈系統的配置。這一串配置數據中也只能有一個為1，標誌對應的需要測試的信號傳輸到測試金屬點信號總線中，在最終測試金屬點上可以觀察出來。如圖6所示。實際上，圖6還體現了對多條測試節點鏈的選通，共涉及m條測試金屬點鏈，這樣擴展了測試節點鏈系統的測試規模。本實用新型支持兩種配置數據的配置方式一種是簡單地在串行配置數據的最後一位設置為「1」，如「0001」，每經過一個時鐘周期，該串行配置數據向下一級移動一位，通過控制時鐘周期的個數來確定「 1」所在的測試信號驅動器，從而選定與該測試信號驅動器對應的待測節點。另一種是預先配置好串行配置數據，串行配置數據與N個待測節點一一對應，串行配置數據中僅有一位為「1」，即對應於目標待測節點；在N個時鐘周期後，查看最終測試金屬點，即得到目標待測節點的信號。
權利要求1.總線式測試節點鏈系統，針對N個待測節點，其特徵在於該總線式測試節點鏈系統包括分別連接至N個待測節點的N個測試信號驅動器和用以選通所述N個測試信號驅動器的測試移位控制器；所述測試信號驅動器包括寄存器和三態緩衝器，所述測試移位控制器的輸出端通過串行時鐘信號線和串行移位數據線依次串接各個測試信號驅動器的寄存器，所述三態緩衝器具有信號輸入端、數據選通端、信號輸出端，其中，信號輸入端接至該測試信號驅動器相應的待測節點，數據選通端與相應的寄存器的串行移位數據輸出端連接；N 個三態緩衝器的信號輸出端均接至測試信號總線，所述測試信號總線的末端設置最終測試 ^riM ； ο
2.根據權利要求1所述的總線式測試節點鏈系統，其特徵在於每一個測試信號驅動器內的時鐘信號線上均設置時鐘信號驅動器。
3.根據權利要求1所述的總線式測試節點鏈系統，其特徵在於在所述測試信號總線的最末端還設置有信號驅動器。
4.根據權利要求1所述的總線式測試節點鏈系統，其特徵在於所述最終測試金屬點由晶片最頂層金屬構成；在製造測試晶圓時使用最頂層金屬和次頂層金屬過孔的掩膜版定位測試金屬點的位置，並在晶片鈍化層上開測試孔，以便測試探針插入。
專利摘要本實用新型提供一種總線式測試節點鏈系統，該總線式測試節點鏈系統包括分別連接至N個待測節點的N個測試信號驅動器和用以選通所述N個測試信號驅動器的測試移位控制器；所述測試信號驅動器包括寄存器和三態緩衝器，所述三態緩衝器具有信號輸入端、數據選通端、信號輸出端，其中，信號輸入端接至該金屬點驅動器相應的待測節點，數據選通端與相應的寄存器的串行移位數據輸出端連接；N個三態緩衝器的信號輸出端均接至同一測試信號總線上，所述測試信號總線的末端設置最終測試金屬點。本實用新型通過把許多分散的測試節點信號串接成鏈，共用一個大尺寸的測試金屬點，減少了片上測試金屬點的數量，從而節省了頂層金屬布線的通道。
文檔編號G01R31/3185GK202217035SQ20112033818
公開日2012年5月9日 申請日期2011年9月9日 優先權日2011年9月9日
發明者馮曉茹, 江喜平 申請人:西安華芯半導體有限公司