半導體集成電路裝置和數據處理系統的製造方法
2023-11-03 03:17:22
本發明涉及半導體技術，進而涉及具備將模擬信號變換成數位訊號的A/D功能的半導體集成電路裝置、及使用該半導體集成電路裝置的數據處理系統。
背景技術：
在專利文獻1中，示出了對於多個模擬輸入端子只內置一個A/D變換器，並通過開關切換以時間分割方式進行A/D變換的微型計算機。在專利文獻2中，記載了用於在內置A/D變換器的微型計算機中減輕伴隨A/D變換條件的設定或變更的CPU的負擔的技術。在專利文獻3中，記載了一邊使A/D變換器的數目為最少，一邊削減寄存器資源並且能夠以正弦波驅動電機的3相中的2相部分的A/D變換時間檢測電機電流的A/D變換裝置。在專利文獻4中，記載了能夠用軟體任意地設定掃描模式中的A/D變換順序的A/D變換裝置。在專利文獻5中，記載了用於對供給多個模擬信號的多個模擬輸入通道連續地執行A/D變換的技術。【專利文獻1】日本特開平5-314281號公報【專利文獻2】日本特開平8-272765號公報【專利文獻3】日本特開2009-60186號公報【專利文獻4】日本特開2007-208738號公報【專利文獻5】日本特開2005-303575號公報
技術實現要素：
作為半導體集成電路裝置的一個例子，可舉出汽車發動機控制用的微控制單元。對於汽車發動機控制用的微控制單元來說，隨著更新換代，需要從多個傳感器高速地變換模擬信息。但是，與所增加的傳感器的數目相配合地增加汽車發動機控制用微控制單元的模擬變換端子的數目是困難的。因此，需要在上述微控制單元的外部設置用於從多個傳感器選擇性地將模擬信息取入到汽車發動機控制用微控制單元內的多路轉換器、如上述微控制單元的變換端子那樣來控制。但是，按照以往技術，在打算變換的端子的選擇寄存器（物理寄存器）中設置標誌，並按寄存器的端子號碼自小到大的順序來實施設置了標誌的變換端子的變換，所以變換次序存在按端子號碼自小到大的順序這樣的制約，不能按任意的順序對從外部輸入的多個模擬信號進行A/D變換。從本說明書的記述和添加的附圖可明白本其他的課題和新的特徵。如果簡單地說明用於解決課題的手段中的代表性的手段的概要，則如下所述。即，設置：多個模擬埠；A/D變換部，能夠對每個預先設定的假想通道執行用於將經上述模擬埠取入的模擬信號變換成數位訊號的A/D變換處理；A/D變換控制部，控制上述A/D變換部的動作。上述A/D變換控制部包含：假想通道寄存器，能夠設定上述假想通道與上述模擬埠的對應關係；掃描組形成用寄存器，能夠設定表示掃描組的開始位置的開始指針和表示上述掃描組的結束位置的結束指針。上述A/D變換控制部在上述A/D變換部中連續地執行關於從與上述開始指針對應的假想通道到與上述結束指針對應的假想通道的多個假想通道的A/D變換處理。如果簡單地說明由用於解決課題的手段中的代表性的手段得到的效果，則如下所述。即，可以提供能夠按任意的順序對從外部輸入的多個模擬信號進行A/D變換的半導體集成電路裝置、以及具備該半導體集成電路裝置的數據處理系統。附圖說明圖1是數據處理系統的結構例框圖。圖2是圖1所示的數據處理系統中的寄存器組的結構例框圖。圖3是寄存器組中的假想通道寄存器的結構例說明圖。圖4是掃描組的設定例的說明圖。圖5是使用多路轉換器的情況下的設定例的說明圖。圖6是進行了圖5所示的設定的情況下的主要部分的動作說明圖。圖7是圖1所示的數據處理系統的應用例的說明圖。圖8是圖1所示的數據處理系統中的主要動作的流程圖。圖9是數據處理系統的結構例框圖。[符號說明]10數據處理系統11微控制單元12外部多路轉換器13反相器71汽車111數字埠117內置多路轉換器118A/D變換部119IO寄存器120CPU121內置RAM122DMAC123外部總線124內部總線125A/D變換控制部126寄存器組127控制電路201假想通道寄存器組202數據寄存器組203A/D變換控制寄存器204MPX當前寄存器205MPX任意等待寄存器206掃描組形成用寄存器301變換通道信息存儲區302MPXE信號存儲區303MPX通道信息存儲區304等待信息存儲區401第1多路轉換器402第2多路轉換器2061SG控制寄存器2062SG觸發器選擇寄存器2063SG狀態寄存器2064SG開始指針寄存器2065SG結束指針寄存器2066SG多循環寄存器具體實施方式1.實施方式的概要首先，關於本申請中公開的代表性的實施方式說明其概要。在與代表性的實施方式相關的概要說明中附以括號來參照的附圖中的參照符號只不過是例示被附以該參照符號的構成要素的概念中包含的內容。〔1〕本發明的代表性的實施方式的半導體集成電路裝置（11）包含：多個模擬埠（AN0~AN3）；A/D變換部（118），能夠對每個預先設定的假想通道執行用於將經上述模擬埠取入的模擬信號變換成數位訊號的A/D變換處理；A/D變換控制部（125），控制上述A/D變換部的動作。上述A/D變換控制部包含：假想通道寄存器（SVCR0~SVCR47），能夠設定上述假想通道與上述模擬埠的對應關係；掃描組形成用寄存器（206），能夠設定表示掃描組的開始位置的開始指針和表示上述掃描組的結束位置的結束指針。上述A/D變換控制部在上述A/D變換部中連續地執行關於從與上述開始指針對應的假想通道到與上述結束指針對應的假想通道的多個假想通道的A/D變換處理。在上述的結構中，在上述假想通道寄存器中設定上述假想通道與上述模擬埠的對應關係，在上述開始指針中設定掃描組的開始位置，在上述結束指針中設定掃描組的結束位置。由此，能夠在上述A/D變換部中連續地執行關於從與上述開始指針對應的假想通道到與上述結束指針對應的假想通道的多個假想通道的A/D變換處理。因為能夠任意地設定上述假想通道與上述模擬埠的對應關係，所以通過上述的設定能夠按任意的順序對經上述模擬埠取入的多個模擬信號進行A/D變換。〔2〕在上述〔1〕中，通過在上述掃描組形成用寄存器中設定多組上述開始指針和與該開始指針對應的上述結束指針，能夠形成多個掃描組（SG0~SGn）。〔3〕在上述〔2〕中，在上述掃描組形成用寄存器中，能夠對每個上述掃描組設置多循環寄存器（2066），該多循環寄存器能設定A/D變換處理的重複次數。通過多循環寄存器的設定，能夠以任意的次數重複A/D變換處理。〔4〕在上述〔3〕中，在上述掃描組形成用寄存器中，能夠設置控制寄存器（2061），該控制寄存器能設定每個掃描組的A/D變換的優先度。通過對控制寄存器的優先度設定，能夠按照上述優先度高效地進行A/D變換處理。〔5〕本發明的代表性的實施方式的數據處理系統（10）包含能夠選擇多個模擬信號的多路轉換器（12）和能夠處理由上述多路轉換器選擇的模擬信號的半導體集成電路裝置（11）。上述半導體集成電路裝置包含：多個模擬埠（AN0~AN3）；A/D變換部（118），能夠對每個預先設定的假想通道執行用於將經上述模擬埠取入的模擬信號變換成數位訊號的A/D變換處理；A/D變換控制部（125），控制上述A/D變換部的動作。上述A/D變換控制部包含：假想通道寄存器（SVCR0~SVCR47），能夠設定上述假想通道與上述模擬埠的對應關係；掃描組形成用寄存器（206），能夠設定表示掃描組的開始位置的開始指針和表示上述掃描組的結束位置的結束指針。上述A/D變換控制部在上述A/D變換部中連續地執行關於從與上述開始指針對應的假想通道到與上述結束指針對應的假想通道的多個假想通道的A/D變換處理。在上述的結構中，在上述假想通道寄存器中設定上述假想通道與上述模擬埠的對應關係，在上述開始指針中設定掃描組的開始位置，在上述結束指針中設定掃描組的結束位置。由此，能夠在上述A/D變換部中連續地執行關於從與上述開始指針對應的假想通道到與上述結束指針對應的假想通道的多個假想通道的A/D變換處理。因而，與上述〔1〕的情況同樣，因為能夠任意地設定上述假想通道與上述模擬埠的對應關係，所以通過上述的設定，能夠以任意的順序對經上述模擬埠取入的多個模擬信號進行A/D變換。〔6〕在上述〔5〕中，通過在上述掃描組形成用寄存器中設定多組上述開始指針和與其對應的上述結束指針，能夠形成多個掃描組（SG0~SGn）。〔7〕在上述〔6〕中，在上述掃描組形成用寄存器中，能夠對每個上述掃描組設置多循環寄存器（2066），該多循環寄存器能設定A/D變換處理的重複次數。通過多循環寄存器的設定，能夠以任意的次數重複A/D變換處理。〔8〕在上述〔7〕中，在上述掃描組形成用寄存器中，能夠設置控制寄存器（2061），該控制寄存器能設定每個掃描組的A/D變換的優先度。通過對控制寄存器的優先度設定，能夠按照上述優先度高效地進行A/D變換處理。〔9〕在上述〔8〕中，在上述假想通道寄存器中能夠設置：變換通道信息存儲區（301），能設定上述假想通道與上述模擬埠的對應關係；使能信號設定區（302），能設定表示上述多路轉換器的有效性的使能信號。此外，在上述假想通道寄存器中能夠設置：多路轉換器通道信息存儲區（303），能設定用於指示上述多路轉換器中的選擇通道的信息；等待信息存儲區（304），能設定用於對每個上述假想通道使上述A/D變換處理的開始定時延遲的等待信息。〔10〕在上述〔9〕中，上述A/D變換控制部能夠構成為在上述使能信號成為了使能狀態的假想通道設為與上述多路轉換器對應的模擬埠的情況下，在上述多路轉換器中設定在上述多路轉換器通道信息存儲區中設定的信息。此時，上述A/D變換控制部能夠構成為按照上述等待信息使與經上述多路轉換器取入的模擬信號相關的上述A/D變換部中的A/D變換開始定時延遲。由此，在上述A/D變換部中，能夠在經上述多路轉換器取入的模擬信號穩定了的狀態下進行該模擬信號的A/D變換。〔11〕在上述多路轉換器（12）中，能夠應用將多個多路轉換器組合起來的器件。有時通過將多個多路轉換器的通用品組合起來形成大規模的多路轉換器，能夠謀求製造成本的降低。在這樣的情況下，作為上述多路轉換器（12），應用組合了多個多路轉換器的器件即可。〔12〕在上述〔11〕中，上述多路轉換器包含能分別選擇多個模擬信號的第1多路轉換器（401）和第2多路轉換器（402）而構成。此時，將上述第1多路轉換器的輸出端子和上述第2多路轉換器的輸出端子共同連接到與上述多路轉換器對應的模擬埠（AN0）。而且，上述第1多路轉換器和上述第2多路轉換器使用用於指示上述多路轉換器中的選擇通道的信息的一部分以排他的方式進行動作。這樣，通過上述第1多路轉換器和上述第2多路轉換器以排他的方式進行動作，能夠避免第1多路轉換器的輸出與第2多路轉換器的輸出互相干擾。此外，通過將第1多路轉換器的輸出端子和第2多路轉換器的輸出端子共同連接到與多路轉換器對應的模擬埠（AN0），能夠由第1多路轉換器和第2多路轉換器共有單一的模擬埠（AN0）。因此，與將第1多路轉換器和第2多路轉換器分別連接到專用的模擬埠的情況相比，能夠減少模擬埠的數目。2.實施方式的細節進一步詳細地敘述實施方式。實施方式1在圖1中示出了數據處理系統的結構例。圖1所示的數據處理系統10在部件安裝用的板上載置作為半導體集成電路裝置的一個例子的微控制單元（MCU）11和在該微控制單元11外安裝的外部多路轉換器（MPX）12而構成。外部多路轉換器12具有選擇所輸入的多個模擬信號並進行輸出的功能。微控制單元11取入由外部多路轉換器12選擇的模擬信號並進行處理。該微控制單元11不作特別限制，但利用公知的半導體集成電路製造技術在單晶矽襯底等的一個半導體襯底上形成。微控制單元11不作特別限制，但包含：數字埠111；模擬埠AN0、AN1、AN2、AN3；開始觸發器外部輸入埠EXP。數字埠111不作特別限制，但設為4比特結構，設為用於對外部多路轉換器12傳遞選擇通道設定用的數位訊號的專用埠。模擬埠AN0設為用於將從外部多路轉換器12輸出的模擬信號取入到微控制單元11內的專用埠。模擬埠AN1~AN3設為用於不經由外部多路轉換器12而將模擬信號取入到微控制單元11內的專用埠。開始觸發器外部輸入埠EXP設為用於將開始觸發器信號STT從外部取入到微控制單元11內的專用埠。此外，微控制單元11不作特別限制，但包含：內置多路轉換器117、A/D變換部118、IO（輸入輸出）寄存器119、CPU（中央處理裝置）120、內置RAM（隨機存取存儲器）121、DMAC（直接存儲器存取控制器）122、以及A/D變換控制部125。CPU120、內置RAM121、DMAC122以經內部總線124互相可進行信號交換的方式進行連接。外部總線123連接到內部總線124。IO寄存器119和A/D變換控制部125連接到該外部總線123。IO寄存器119用於存儲經數字埠111輸出到外部的數據。C...