相位與頻率控制電路和包括其的系統的製作方法

2023-12-09 19:31:16 3

相關申請的交叉引用

本申請要求於2016年2月5日向韓國知識產權局提交的韓國專利申請第10-2016-0014932號的優先權，該申請以全文引用的方式併入本文。

各種實施例總體上涉及一種半導體電路，更具體地，涉及相位與頻率控制電路。

背景技術：

對於半導體電路技術，使用時鐘信號作為用於調節系統或電路中的操作時序的參考信號。

具體地，在寬頻率範圍內操作的系統或電路需要將時鐘信號的相位和頻率穩定地控制在所需範圍之內。

技術實現要素：

在實施例中，可以提供一種相位與頻率控制電路。相位與頻率控制電路可以包括分頻電路，分頻電路被配置成通過對輸入信號進行分頻來產生多個分頻信號。相位與頻率控制電路可以包括時序控制電路，時序控制電路被配置成通過根據相位控制碼和採樣參考信號對多個分頻信號進行採樣來產生多個時序控制信號。

在實施例中，可以提供一種相位與頻率控制電路。相位與頻率控制電路可以包括輸入選擇電路，輸入選擇電路被配置成根據相位控制碼使用差分信號來產生輸出信號。相位與頻率控制電路可以包括分頻電路，分頻電路被配置成通過對差分信號中的一個進行分頻來產生多個分頻信號。相位與頻率控制電路可以包括時序控制電路，時序控制電路被配置成通過根據相位控制碼和採樣參考信號對多個分頻信號進行採樣來產生多個時序控制信號。

在實施例中，可以提供一種相位與頻率控制電路。相位與頻率控制電路可以包括輸入選擇電路，輸入選擇電路被配置成通過根據相位控制碼的部分位而選擇性地組合差分信號來產生輸出信號。相位與頻率控制電路可以包括分頻電路，分頻電路被配置成通過對差分信號中的一個進行分頻來產生多個分頻信號。相位與頻率控制電路可以包括時序控制電路，時序控制電路被配置成通過根據相位控制碼的其他位和輸入選擇電路的輸出信號對多個分頻信號進行採樣來產生多個時序控制信號。

附圖說明

圖1是示出根據實施例的相位與頻率控制電路100的配置的示例代表的示圖。

圖2是示出圖1的時序控制器310的配置的示例代表的示圖。

圖3a和圖3b是圖1的時序控制器310的操作時序圖的示例。

圖4a和圖4b是根據實施例的相位與頻率控制電路100的操作時序圖的示例。

圖5是示出根據實施例的相位與頻率控制電路101的配置的示例代表的示圖。

圖6是示出圖5的輸入選擇電路500的配置的示例代表的示圖。

圖7是根據實施例的相位與頻率控制電路101的操作時序圖示例。

圖8是示出根據實施例的相位與頻率控制電路102的配置的示例代表的示圖。

圖9是示出圖8的時序控制器340的配置的示例代表的示圖。

圖10是示出根據實施例的相位與頻率控制電路103的配置的示例代表的示圖。

圖11是示出圖10的輸入選擇電路600的配置的示例代表的示圖。

圖12是根據實施例的相位與頻率控制電路103的操作時序圖示例。

圖13示出採用具有以上關於圖1-圖12所討論的各種實施例的相位與頻率控制電路的系統的代表示例的框圖。

具體實施方式

各種實施例可以針對能夠穩定地控制時鐘信號的頻率和相位的相位與頻率控制電路。

在下文中，將參考附圖通過實施例的示例來描述根據本公開的相位與頻率控制電路。

參照圖1，根據實施例的相位與頻率控制電路100可以根據單相輸入信號來產生具有期望的相位和頻率的相位與頻率控制信號clkout。

根據實施例的相位與頻率控制電路100可以包括分頻電路(divisioncircuit)200、時序控制電路300和多路復用電路400。

分頻電路200可以對輸入信號或先前分頻器的輸出信號分頻並產生多個分頻信號，即，第一分頻信號至第三分頻信號div2、div4和div8。

時鐘信號clkin可以用作輸入信號，而第一分頻信號至第三分頻信號div2、div4和div8中的一部分或分頻信號div2和div4可以用作先前分頻器的輸出信號。

分頻電路200可以包括第一分頻器210至第三分頻器230。

第一分頻器210至第三分頻器230中的每個可以包括觸發器t-ff。

第一分頻器210可以通過以預定的分頻比(例如，2)對時鐘信號clkin進行分頻來產生第一分頻信號div2。

當分頻比為「2」時，第一分頻信號div2可以具有與時鐘信號clkin的一半相對應的頻率。

當執行分頻操作時，觸發器t-ff可以將反饋信號或通過對為觸發器的輸出的第一分頻信號div2進行反相而獲得的信號鎖存，並根據為輸入信號的時鐘信號clkin來輸出鎖存信號。

第二分頻器220可以通過對第一分頻信號div2進行2分頻來產生第二分頻信號div4。

第三分頻器230可以通過對第二分頻信號div4進行2分頻來產生第三分頻信號div8。

時序控制電路300可以根據相位控制碼ph和採樣參考信號來對第一分頻信號至第三分頻信號div2、div4和div8進行採樣，並產生多個時序控制信號或第一時序控制信號至第三時序控制信號clk_re2、clk_re4和clk_re8。

時鐘信號clkin或先前時序控制器的輸出信號可以用作採樣參考信號。

先前時序控制器的輸出信號可以包括第一時序控制信號至第三時序控制信號clk_re2、clk_re4和clk_re8中的一部分，即，第一時序控制信號clk_re2和第二時序控制信號clk_re4。

時序控制電路300可以包括第一時序控制器310至第三時序控制器330。

第一時序控制器310可以通過第一輸入端子divn來接收第一分頻信號div2，通過第二輸入端子flip來接收相位控制碼ph的對應位ph，以及通過第三輸入端子divn/2來接收作為採樣參考信號的時鐘信號clkin。

第一時序控制器310可以通過根據時鐘信號clkin和相位控制碼ph的對應位ph對第一分頻信號div2進行採樣來產生第一時序控制信號clk_re2。

第二時序控制器320可以通過第一輸入端子divn來接收第二分頻信號div4，通過第二輸入端子flip來接收相位控制碼ph的對應位ph，以及通過第三輸入端子divn/2來接收作為採樣參考信號的第一時序控制信號clk_re2。

第二時序控制器320可以通過根據第一時序控制信號clk_re2和相位控制碼ph的對應位ph對第二分頻信號div4進行採樣來產生第二時序控制信號clk_re4。

第三時序控制器330可以通過第一輸入端子divn來接收第三分頻信號div8，通過第二輸入端子flip來接收相位控制碼ph的對應位ph，以及通過第三輸入端子divn/2來接收作為採樣參考信號的第二時序控制信號clk_re4。

第三時序控制器330可以通過根據第二時序控制信號clk_re4和相位控制碼ph的對應位ph對第三分頻信號div8進行採樣來產生第三時序控制信號clk_re8。

多路復用電路400可以根據分頻比n的值(即，n＝1，n＝2，n＝4，n＝8等)來在時鐘信號clkin和第一時序控制信號至第三時序控制信號clk_re2、clk_re4和clk_re8之中選擇一個信號，並將選中的信號輸出作為相位與頻率控制信號clkout。

參照圖2，第一時序控制器310可以包括反相器311、多路復用器312和觸發器(d-ff)313。

反相器311可以將第一分頻信號div2反相，並輸出反相第一分頻信號divb2。

多路復用器312可以根據通過控制端子flip輸入的相位控制碼ph的對應位ph來選擇性地輸出第一分頻信號div2或反相第一分頻信號divb2。

觸發器313可以根據div1(即，時鐘信號clkin)來輸出通過將多路復用器312的輸出信號鎖存而獲得的信號作為第一時序控制信號clk_re2。

除了輸入信號和輸出信號以外，第一時序控制器310至第三時序控制器330可以以基本上相同的方式配置。因此，在下文將省略對第二時序控制器320和第三時序控制器330的描述，以避免重複說明。

參考圖3a和3b，以下將描述第一時序控制器310的操作。

如圖3a所示，當相位控制碼ph的對應位ph具有邏輯低值時，第一時序控制器310可以根據時鐘信號clkin來對第一分頻信號div2進行採樣，並輸出採樣的信號作為第一時序控制信號clk_re2。

另一方面，如圖3b所示，當相位控制碼ph的對應位ph具有邏輯高值時，第一時序控制器310可以根據時鐘信號clkin來對反相第一分頻信號divb2進行採樣，並輸出採樣的信號作為第一時序控制信號clk_re2。

此時，由於圖3b的第一時序控制信號clk_re2是通過根據時鐘信號clkin對反相第一分頻信號divb2進行採樣而產生的，因此圖3b的第一時序控制信號clk_re2可以與圖3a的第一時序控制信號clk_re2具有180°的相位差。

如圖4a所示，根據本實施例的相位與頻率控制電路100的最終輸出信號(即，相位與頻率控制信號clkout)可以具有與輸入相位的數目和分頻比n成比例的各種相位。

此時，由於圖4a示出了輸入相位的數目為「1」(clkin)且分頻比n的最大值為8的示例，因此相位與頻率控制信號clkout可以具有8個相位。

參照圖4a，在每個波形的頂部處標記的數字0至7可以分別指示用於選擇相位與頻率控制信號clkout的8個相位的相位控制碼ph的十進位值。

參照圖4b，將描述產生具有期望的相位和頻率的相位與頻率控制信號clkout的操作。

分頻比n可以被設定為1、2、4或8。當分頻比n為1(n＝1)時，時鐘信號clkin可以被選擇並被輸出作為相位與頻率控制信號clkout。當分頻比n為2(n＝2)時，具有與時鐘信號clkin的一半頻率相對應的頻率的第一時序控制信號clk_re2可以被選擇並被輸出作為相位與頻率控制信號clkout。當分頻比n為4(n＝4)時，具有與第二時序控制信號clk_re4的一半頻率相對應的頻率的第三時序控制信號clk_re8可以被選擇並被輸出作為相位與頻率控制信號clkout。

相位與頻率控制信號clkout可以根據分頻比n和相位控制碼ph的十進位值的組合而被設定為期望的相位。

例如，將描述產生具有225°的相位的第三時序控制信號clk_re8作為相位與頻率控制信號clkout的操作。

第三時序控制信號clk_re8是通過對輸入信號或時鐘信號clkin進行8分頻而獲得的信號。

時鐘信號clkin的一個周期可以對應於第三時序控制信號clk_re8的一個周期的1/8(45°)。

因此，分頻比n可以被設定為「8」，並且相位控制碼ph的十進位值可以被設定為與時鐘信號clkin的5個周期相對應的「5」。

當相位控制碼ph為「5」(十進位值)時，相位控制碼ph的二進位值可以被設定為101。

因為ph＝1，所以相位與頻率控制電路100可以通過根據時鐘信號clkin對反相第一分頻信號divb2進行採樣來產生第一時序控制信號clk_re2。

因為ph＝0，所以相位與頻率控制電路100可以通過根據第一時序控制信號clk_re2對第二分頻信號div4進行採樣來產生第二時序控制信號clk_re4。

因為ph＝1，所以相位與頻率控制電路100可以通過根據第二時序控制信號clk_re4對反相第三分頻信號divb8進行採樣來產生第三時序控制信號clk_re8。

因為分頻比n為「8」，所以具有225°的相位的第三時序控制信號clk_re8可以被輸出作為相位與頻率控制信號clkout。

參照圖5，根據實施例的相位與頻率控制電路101可以根據差分輸入信號來產生具有期望的相位和頻率的相位與頻率控制信號clkout。

根據本實施例的相位與頻率控制電路101可以包括分頻電路200、時序控制電路300、多路復用電路400和輸入選擇電路500。

輸入選擇電路500可以根據相位控制碼ph來選擇差分信號中的一個或時鐘信號clkin和反相時鐘信號clkbin，並產生輸出信號div1。

輸入選擇電路500的輸出信號div1可以作為採樣參考信號被提供至時序控制電路300。

分頻電路200可以對輸入信號或先前分頻器的輸出信號進行分頻，並產生多個分頻信號，即，第一分頻信號至第三分頻信號div2、div4和div8。

反相時鐘信號clkbin可以用作輸入信號，而第一分頻信號至第三分頻信號div2、div4和div8的一部分(即，分頻信號div2和div4)可以用作先前分頻器的輸出信號。

時序控制電路300可以根據相位控制碼ph和採樣參考信號來對第一分頻信號至第三分頻信號div2、div4和div8進行採樣，並產生多個時序控制信號或第一時序控制信號至第三時序控制信號clk_re2、clk_re4和clk_re8。

輸入選擇電路500的輸出信號div1或先前時序控制器的輸出信號可以用作採樣參考信號。

先前時序控制器的輸出信號可以包括第一時序控制信號至第三時序控制信號clk_re2、clk_re4和clk_re8中的一部分，即，第一時序控制信號clk_re2和第二時序控制信號clk_re4。

多路復用電路400可以根據分頻比n的值(即，n＝1，n＝2，n＝4，n＝8等)而在輸入選擇電路500的輸出信號div1和第一時序控制信號至第三時序控制信號clk_re2、clk_re4和clk_re8之中選擇一個信號，並將選中的信號輸出作為相位與頻率控制信號clkout。

除了輸入信號和輸出信號以外，分頻電路200、時序控制電路300和多路復用電路400可以以與圖1基本上相同的方式配置。因此，在下文將省略對分頻電路200、時序控制電路300和多路復用電路400的描述，以避免重複說明。

參照圖6，圖5的輸入選擇電路500可以包括第一多路復用器510和第二多路復用器520。

第一多路復用器510可以通過根據相位控制碼ph選擇時鐘信號clkin或反相時鐘信號clkbin來產生輸出信號div1。

第二多路復用器520可以通過根據相位控制碼ph選擇反相時鐘信號clkbin或時鐘信號clkin來產生輸出信號divb1。

在圖5的實施例中，輸入選擇電路500使用第一多路復用器510的輸出信號div1和第二多路復用器520的輸出信號divb1之中的輸出信號div1的情況被用作示例。

參照圖7，根據實施例的相位與頻率控制電路101的最終輸出信號(即，相位與頻率控制信號clkout)可以具有與輸入相位的數目和分頻比n成比例的各種相位。

由於圖7示出了輸入相位的數目為「2」(clkin和clkbin)且分頻比n的最大值為8的示例，因此相位與頻率控制信號clkout可以具有16個相位。

在每個波形的頂部處標記的數字0至15可以分別指示用於選擇相位與頻率控制信號clkout的16個相位的相位控制碼ph的十進位值。

根據實施例的相位與頻率控制電路101可以以與圖4b基本上相同的方式來產生具有期望的頻率和相位的相位與頻率控制信號clkout，在此省略該操作的具體描述。

參照圖8，根據實施例的相位與頻率控制電路102可以根據差分輸入信號來產生具有期望的相位和頻率的差分相位與頻率控制信號組clkout/clkbout。

根據實施例的相位與頻率控制電路102可以包括分頻電路200、時序控制電路301、多路復用電路401和輸入選擇電路500。

輸入選擇電路500可以根據相位控制碼ph來選擇時鐘信號clkin或反相時鐘信號clkbin，並輸出選中的信號作為差分輸出信號組div1和divb1。

輸入選擇電路500的差分輸出信號組div1和divb1中的一個信號(例如，輸出信號div1)可以作為採樣參考信號提供給時序控制電路301。

輸入選擇電路500可以以與圖6基本上相同的方式配置。圖8示出了使用第一多路復用器510的輸出信號div1和第二多路復用器520的輸出信號divb1二者的示例。

分頻電路200可以對輸入信號或先前分頻器的輸出信號進行分頻並產生多個分頻信號，即，第一分頻信號至第三分頻信號div2、div4和div8。

反相時鐘信號clkbin可以用作輸入信號，而第一分頻信號至第三分頻信號div2、div4和div8的一部分(即，分頻信號div2和div4)可以用作先前分頻器的輸出信號。

分頻電路200可以以與圖1基本上相同的方式配置。

時序控制電路301可以根據相位控制碼ph和採樣參考信號來對第一分頻信號至第三分頻信號div2、div4和div8進行採樣，並產生多個差分時序控制信號組或第一差分時序控制信號組至第三差分時序控制信號組clk_re2/clkb_re2、clk_re4/clkb_re4和clk_re8/clkb_re8。

輸入選擇電路500的輸出信號div1或先前時序控制器的輸出信號可以用作採樣參考信號。

先前時序控制器的輸出信號可以包括第一差分時序控制信號組至第三差分時序控制信號組clk_re2/clkb_re2、clk_re4/clkb_re4和clk_re8/clkb_re8中的一部分，即，差分時序控制信號組clk_re2/clkb_re2和clk_re4/clkb_re4。

多路復用電路401可以根據分頻比n的值(即，n＝1，n＝2，n＝4，n＝8等)而在輸入選擇電路600的差分輸出信號組div1/divb1以及第一差分時序控制信號組至第三差分時序控制信號組clk_re2/clkb_re2、clk_re4/clkb_re4和clk_re8/clkb_re8之中選擇一個組，並將選中的組輸出作為差分相位與頻率控制信號組clkout/clkbout。

參照圖9，第一時序控制器340可以包括反相器341、第一多路復用器342、第二多路復用器343、第一觸發器(d-ff)344和第二觸發器345。

反相器341可以將第一分頻信號div2反相，並輸出反相第一分頻信號divb2。

第一多路復用器342可以根據通過控制端子flip輸入的相位控制碼ph的對應位ph來選擇性地輸出第一分頻信號div2或反相第一分頻信號divb2。

第二多路復用器343可以根據對應位ph來選擇並輸出反相第一分頻信號divb2或第一分頻信號div2。

第一觸發器344可以根據輸入選擇電路500的輸出信號div1來輸出通過將第一多路復用器342的輸出信號鎖存而獲得的信號作為第一差分時序控制信號組clk_re2/clkb_re2的一個信號，例如，時序控制信號clk_re2。

第二觸發器345可以根據輸入選擇電路500的輸入信號div1來輸出通過將第二多路復用器343的輸出信號鎖存而獲得的信號作為第一差分時序控制信號組clk_re2/clkb_re2的另一信號，例如，時序控制信號clkb_re2。

除了輸入信號和輸出信號以外，第一時序控制器340至第三時序控制器360可以以基本上相同的方式配置。因此，在下方將省略對第二時序控制器350和第三時序控制器360的描述，以避免重複說明。

根據實施例的相位與頻率控制電路102可以以與圖4b基本上相同的方式來產生具有期望的頻率和相位的差分相位與頻率控制信號組clkout/clkbout，在此省略該操作的具體描述。

參照圖10，根據實施例的相位與頻率控制電路103可以根據多相輸入信號來產生具有期望的相位和頻率的差分相位與頻率控制信號組clkout/clkbout。

根據實施例的相位與頻率控制電路103可以包括分頻電路200、時序控制電路301、多路復用電路401和輸入選擇電路600。

輸入選擇電路600可以根據相位控制碼ph來選擇性地組合多相時鐘信號或第一相位時鐘信號至第四相位時鐘信號clkin_，並通過選擇組合中的一個來產生差分輸出信號div1和divb1。

第一相位時鐘信號至第四相位時鐘信號clkin_可以彼此具有90°的相位差。

例如，當第一相位時鐘信號clkin_1為0°時，第二相位時鐘信號至第四相位時鐘信號clkin_可以分別設定為90°、180°和270°。

輸入選擇電路600的差分輸出信號div1和divb1中的一個(例如，輸出信號div1)可以作為採樣參考信號提供給時序控制電路301。

分頻電路200可以對輸入信號或先前分頻器的輸出信號進行分頻，並產生多個分頻信號，即，第一分頻信號至第三分頻信號div2、div4和div8。

反相時鐘信號clkbin可以用作輸入信號，而第一分頻信號至第三分頻信號div2、div4和div8的一部分(即，分頻信號div2和div4)可以用作先前分頻器的輸出信號。

分頻電路200可以以與圖1基本相同的方式配置。

時序控制電路301可以根據相位控制碼ph和採樣參考信號來對第一分頻信號至第三分頻信號div2、div4和div8進行採樣，並產生多個差分時序控制信號組或第一差分時序控制信號組至第三差分時序控制信號組clk_re2/clkb_re2、clk_re4/clkb_re4和clk_re8/clkb_re8。

輸入選擇電路600的輸出信號div1或先前時序控制器的輸出信號可以用作採樣參考信號。

先前時序控制器的輸出信號可以包括第一差分時序控制信號組至第三差分時序控制信號組clk_re2/clkb_re2、clk_re4/clkb_re4和clk_re8/clkb_re8中的一部分，即，差分時序控制信號組clk_re2/clkb_re2和clk_re4/clkb_re4。

時序控制電路301可以包括第一時序控制器340至第三時序控制器360，並且除了輸入信號和輸出信號以外，第一時序控制器340至第三時序控制器360可以以與圖9所示的基本上相同的方式配置。因此，在下方將省略對第一時序控制器340至第三時序控制器360的描述，以避免重複說明。

多路復用電路401可以根據分頻比n的值(即，n＝1，n＝2，n＝4，n＝8等)而在輸入選擇電路600的差分輸出信號組div1/divb1以及第一差分時序控制信號組至第三差分時序控制信號組clk_re2/clkb_re2、clk_re4/clkb_re4和clk_re8/clkb_re8之中選擇一個組，並將選中的組輸出作為差分相位與頻率控制信號組clkout/clkbout。

參照圖11，圖10的輸入選擇電路600可以包括第一多路復用器610至第四多路復用器640。

第一多路復用器610可以根據相位控制碼ph來選擇並輸出第一相位時鐘信號clkin_1和第二相位時鐘信號clkin_2中的一個。

第二多路復用器620可以根據相位控制碼ph來選擇並輸出第三相位時鐘信號clkin_3和第四相位時鐘信號clkin_4中的一個。

第三多路復用器630可以根據相位控制碼ph來在第一多路復用器610的輸出信號和第二多路復用器620的輸出信號之間選擇一個信號，並輸出選中的信號作為差分輸出信號組div1和divb1中的一個信號(例如，div1)。

第四多路復用器640可以根據相位控制碼ph來在第二多路復用器620的輸出信號和第一多路復用器610的輸出信號之間選擇一個信號，並輸出選中的信號作為差分輸出信號組div1和divb1中的另一信號(例如，divb1)。

參照圖12，根據實施例的相位與頻率控制電路103的最終輸出信號(即，相位與頻率控制信號clkout)可以具有與輸入相位的數目和分頻比n成比例的各種相位。

由於圖12示出了輸入相位的數目為「4」(clkin_)且分頻比n的最大值為8的示例，因此相位與頻率控制信號clkout可以具有32個相位。

參照圖12，在每個波形的頂部處標記的數字0至31可以分別指示用於選擇相位與頻率控制信號clkout的32個相位的相位控制碼ph的十進位值。

根據本實施例的相位與頻率控制電路103可以以與圖4b基本上相同的方式來產生具有期望的頻率和相位的相位與頻率控制信號clkout，在此省略該操作的具體描述。

在參照圖1、圖5、圖8和圖10描述的各種實施例中，相位控制碼ph具有3至5位的情況已經被作為示例進行描述。然而，可以使用更多位。隨著相位控制碼的位數增加，分頻電路和時序控制電路中包括的電路數目可以與相位控制碼的位數成比例地增加。

以上討論的相位與頻率控制電路(參見圖1-12)在存儲器件、處理器和計算機系統的設計中特別有用。例如，參照圖13，示出了採用根據各種實施例的相位與頻率控制電路的系統的框圖，並通常由附圖標記1000指定。系統1000可以包括一個或更多個處理器(即，processor)，或者，例如但不限於，中央處理單元(cpu)1100。處理器(即，cpu)1100可以單獨使用，或者與其他處理器(即，cpu)組合使用。儘管處理器(即，cpu)1100主要以單數提及，但本領域技術人員將理解，可以實施具有任意數目的物理處理器或邏輯處理器(即，cpu)的系統1000。

晶片組1150可以可操作地耦接至處理器(即，cpu)1100。晶片組1150是用於處理器(即，cpu)1100與系統1000的其他部件之間的信號的通信路徑。系統1000的其他部件可以包括存儲器控制器1200、輸入/輸出(「i/o」)總線1250，和磁碟驅動控制器1300。根據系統1000的配置，若干不同信號中的任意一個可以通過晶片組1150來傳送，以及本領域技術人員將認識到，在不改變系統1000的基本性質的情況下，系統1000中的信號的路徑可以被容易地調整。

如上所述，存儲器控制器1200可以可操作地耦接至晶片組1150。存儲器控制器1200可以包括至少一個以上參照圖1-12討論的相位與頻率控制電路。因此，存儲器控制器1200可以通過晶片組1150接收從處理器(即，cpu)1100提供的請求。在可選實施例中，存儲器控制器1200可以集成到晶片組1150中。存儲器控制器1200可以可操作地耦接至一個或更多個存儲器件1350。在實施例中，存儲器件1350可以包括至少一個以上關於圖1-12討論的相位與頻率控制電路，存儲器件1350可以包括用於限定多個存儲單元的多個字線和多個位線。存儲器件1350可以是若干工業標準存儲器類型中的任意一種，包括但不限於，單列直插式存儲模塊(simm)和雙列直插式存儲模塊(dimm)。此外，存儲器件1350可以通過儲存指令和數據二者而有利於外部數據儲存設備的安全移除。

晶片組1150也可以耦接至i/o總線1250。i/o總線1250可以用作從晶片組1150到i/o設備1410、1420和1430的信號的通信路徑。i/o設備1410、1420和1430可以包括，例如但不限於，滑鼠1410、視頻顯示器1420或鍵盤1430。i/o總線1250可以採用若干通信協議中的任意一種來與i/o設備1410、1420和1430通信。在實施例中，i/o總線1250可以集成到晶片組1150中。

磁碟驅動控制器1300可以可操作地耦接至晶片組1150。磁碟驅動控制器1300可以用作晶片組1150與一個內部磁碟驅動器1450或一個以上內部磁碟驅動器1450之間的通信路徑。內部磁碟驅動器1450可以通過存儲指令和數據二者而有利於外部數據儲存設備的斷開。磁碟驅動控制器1300和內部磁碟驅動器1450可以使用幾乎任意類型的通信協議(包括，例如但不限於以上關於i/o總線1250而提及的所有通信協議)來彼此通信或者與晶片組1150通信。

值得注意的是，以上關於圖13所描述的系統1000僅是採用以上關於圖1至圖12所討論的相位與頻率控制電路的系統1000的一個示例。在可選實施例(諸如，例如但不限於，蜂窩電話或數字相機)中，部件可以與圖13中所示出的實施例不同。

儘管以上已經描述了特定實施例，但本領域技術人員將理解的是，所描述的實施例僅是示例。因此，本文描述的相位與頻率控制電路不應基於所描述的實施例而受到限制。更確切地說，本文描述的相位與頻率控制電路應結合以上的描述和附圖僅根據權利要求來進行限定。