Ldmos高壓器件結構及製備方法
2023-12-10 08:27:47 1
專利名稱：Ldmos高壓器件結構及製備方法
技術領域：
本發明涉及一種LDMOS高壓器件結構。本發明還涉及一種LDMOS高壓器件的製備
方法。
背景技術：
擊穿電壓(BV)和器件比導通電阻(Rsp)對高壓橫向雙擴散金屬氧化物半導體電晶體(LDMOS)而言，是一對很重要的需要平衡的技術指標。而在一定的漂移區濃度的器件中，他們又都受到器件尺寸(Pitch)的影響。現有的普通雙RESURF(降低表面電場)NLDMOS 高壓器件結構(見圖1)，通過在漂移區中增加表層P型埋層(Ptop層)引入電荷平衡的概念，可以將器件漂移區中的濃度提高，從而在滿足BV的條件下減小器件的Rsp。但是在這種結構中，由於漂移區中間位置的電場強度較低，影響了漂移區平均電場的進一步提高，使器件的耐壓效率較低。
發明內容
本發明要解決的技術問題是提供一種LDMOS高壓器件結構，該結構能進一步提高器件的耐壓。為解決上述技術問題，本發明的LDMOS高壓器件結構，該LDMOS高壓器件中，漂移區內的矽表面有與LDMOS高壓器件的漂移區摻雜類型相反的埋層注入區，該埋層注入區由兩段以上相互分離的注入區組成。本發明還提供一種LDMOS高壓器件結構的製備方法，為在形成漂移區之後，採用光刻工藝定義出需要注入的埋層注入區，所述光刻工藝中所用的掩模板的埋層注入區分為兩段以上，而後進行離子注入形成摻雜類型與漂移區相反的埋層注入區。本發明的LDMOS高壓器件結構，通過將傳統雙RESURF結構中的埋層注入區域分段，在漂移區兩端的電場峰之間的低電場區引入電場峰，達到提高平均電場的作用。這樣， 在器件漂移區不變的情況下可以提高器件的擊穿電壓。而在相同的耐壓條件下所需要的漂移區長度可以縮短，從而進一步減小高壓LDMOS的導通電阻和比導通電阻。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明圖1為現有的雙RESURF結構的LDMOS高壓器件結構；圖2為本發明的雙段式LDMOS高壓器件結構；圖3為LDMOS高壓器件的橫向電場分布示意圖；圖4為LDMOS高壓器件的擊穿電壓曲線示意圖；圖5為本發明的多段式LDMOS高壓器件結構；圖6為本發明的多段式雙RESURF結構橫向電場分布示意圖；圖7為本發明的雙段結合場板式雙RESURF LDMOS高壓器件結構示意圖8至圖12為與本發明的LDMOS高壓器件結構製備流程相應的結構示意圖。
附圖標記說明
1源極2柵極
3漏極4 P+體電極引出端
5 N+源區引出端6 P阱體區
7表層P型埋層8 N阱漂移區
9 P型襯底10 N+源區引出端
具體實施例方式本發明的LDMOS高壓器件結構，在漂移區內的矽表面有與LDMOS高壓器件的漂移區摻雜類型相反的埋層注入區，該埋層注入區由兩段以上相互分離的注入區組成。在器件製作過程中，將掩模板的注入區分段，使注入的摻雜雜質不連續，可以形成如圖2所示的結構。這樣在注入區中斷的地方將引入一個強電場峰，同時可能伴隨一個電場谷，在設計合理的條件下，器件漂移區的平均電場將會提高，從而在尺寸不變的條件下獲得更高的擊穿電壓。圖3為模擬的橫向電場分布示意圖，其中虛線表示現有的LDMOS高壓器件，實線表示本發明的LDMOS高壓器件結構。而圖4為擊穿電壓示意圖，同樣地，虛線表示現有的LDMOS高壓器件，實線表示本發明的LDMOS高壓器件結構。如果在耐壓條件相同的情況下，則可以減小器件尺寸，降低器件的Rsp。本發明的LDMOS高壓器件的製備方法，為在形成漂移區之後，採用光刻工藝定義出需要注入的埋層注入區，光刻工藝中所用的掩模板的埋層注入區分為兩段以上，而後進行離子注入形成摻雜類型與漂移區相反的埋層注入區.以NLDMOS為例，一具體的製備流程有1)在P型襯底9上利用光刻膠定義出漂移區的位置(具體為打開部分區域)，而後進行離子注入，通過高溫推進，形成N型深阱，為器件的N阱漂移區8 (見圖8)；2)光刻膠塗布，將需要進行分段表層P型埋層(Ptop)注入的區域曝光打開，之後進行硼(B)離子注入，在NLDMOS漂移區內形成2段的P型埋層注入區7(見圖9)；其注入濃度的選擇依據器件的電學特性要求以及其結構尺寸和漂移區的濃度確定，一具體實例中注入濃度為1 X IO12原子/cm2 1 X IO14原子/cm2 ；3)在P型襯底上利用光刻膠打開部分區域進行B離子注入，形成一 P型阱6，作為 NLDMOS的本體區(見圖10)；本區域的形成也可以在第二步之前做，也可以在第五步之前做，根據工藝需要選擇。4)在N型深阱區域生長場氧化層(見圖11)。5)在矽片表面生長一層氧化矽，再澱積一層多晶矽，刻蝕該層多晶矽和氧化矽從而形成多晶矽柵極2和柵氧化層；多晶矽柵極的一側在場氧化層上，另一側在低壓P阱之上 (見圖12)；6)在源端和漏端進行重摻雜注入形成器件源極5、漏極10和本體引出端4(見圖 2)。7)後道工藝為標準CMOS後道工藝流程，根據其他設計要求完成。本發明的多段式RESURF結構，如圖5所示的結構，可以免去場板的設計，從而避免
4因後端工序改變介質層的厚度時影響到高壓器件場板的效果，圖6為圖5所示結構的橫向電場分布示意圖。本發明的結構也可以用在存在場板的LDMOS中，形成如圖7所示的結構， 在場板產生的高電場之間利用斷開的埋層，從而在場板之間的低場區引入更多的峰值電場，提高漂移區的平均電場，進一步提高耐壓。或在保證耐壓要求的情況下減小器件尺寸， 減小器件的比導通電阻。
權利要求
1.一種LDMOS高壓器件結構，所述LDMOS高壓器件中，漂移區內的矽表面有與所述 LDMOS高壓器件的漂移區摻雜類型相反的埋層注入區，其特徵在於所述埋層注入區由兩段以上相互分離的注入區組成。
2.一種製備如權利要求1所述的LDMOS高壓器件結構的方法，其特徵在於在形成漂移區之後，採用光刻工藝定義出需要注入的埋層注入區，所述光刻工藝中所用的掩模板的埋層注入區分為兩段以上，而後進行離子注入形成摻雜類型與所述漂移區相反的埋層注入區。
3.如權利要求2所述的方法，其特徵在於所述埋層注入區的注入雜質濃度為IXlO12 原子/cm2 IX IO14原子/cm2。
全文摘要
本發明公開了一種LDMOS高壓器件結構，該LDMOS高壓器件中，漂移區內的矽表面有與該LDMOS高壓器件的漂移區摻雜類型相反的埋層注入區，該埋層注入區設計為由兩段以上相互分離的注入區組成。
文檔編號H01L29/78GK102403350SQ20101027448
公開日2012年4月4日 申請日期2010年9月7日 優先權日2010年9月7日
發明者劉坤, 張帥 申請人:上海華虹Nec電子有限公司