可實現阻抗控制的兩層印製電路板的製作方法

2023-11-05 02:09:22 1

專利名稱：可實現阻抗控制的兩層印製電路板的製作方法
技術領域：
本發明涉及一種印製電路板(Printed Circuit Board，以下簡稱PCB)，特別是一種可在高速信號布線中實現阻抗控制的兩層印製電路板。
背景技術：
隨著集成電路輸出開關速度提高以及PCB的布線密度增加，信號完整性已經成為高速數字PCB設計必須關心的問題之一。元器件和PCB的參數、元器件在PCB上的布局、高速信號的布線等因素，都會引起信號完整性問題，導致系統工作不穩定，甚至完全不工作。如何在PCB的設計過程中充分考慮到信號完整性的因素，並採取有效的控制措施，已經成為當今PCB設計業界中的一個熱門課題。對於PCB上的傳輸線來講，保持信號完整性最重要是阻抗匹配。傳輸線的特徵阻抗與負載阻抗不匹配時，信號到達接收端後有一部分能量將沿著傳輸線反射回去，使信號波形發生畸變，甚至出現信號的過衝和下衝。信號如果在傳輸線上來回反射，就會產生往返振蕩。影響傳輸線的阻抗的因素主要有銅線的寬度、銅線的厚度、介質的介電常數、介質的厚度、焊盤的厚度、地線的路徑及走線周邊的走線等。傳輸線的阻抗的計算方法可參照相應的經驗公式，如Z087r+1.411n5.98H0.8W+t]]>其中，Z0為傳輸線的特徵阻抗，εr為介質的介電常數，W為傳輸線的寬度，t為傳輸線的厚度，H為介質的厚度。在現有技術中，四層以上的PCB藉由傳輸線與參考地平面構成的傳輸線結構達成要求的傳輸線阻抗，不同的傳輸線類型要求有不同的傳輸線標準阻抗值。業界標準的PCB厚度在62mil(千分之一英寸，約0.0254毫米)左右，如圖1所示的四層PCB結構，包括若干傳輸線100，介質層110、130及接地層120，其能夠實現阻抗匹配的傳輸線標準阻抗值為60歐姆。介質層110的介電常數為4，傳輸線100的寬度為5mil，傳輸線100的厚度為2.1mil，介質層110的厚度為4.4mil，根據經驗公式計算得出傳輸線的特徵阻抗為54.7歐姆，基本符合阻抗匹配的要求。另外，也可利用仿真軟體來計算傳輸線的阻抗，把含有傳輸線、介質層及接地層的傳輸線結構的二維截面輸入仿真軟體，仿真軟體會分析傳輸線與接地層產生的電磁場，計算出傳輸線的阻抗。
在I/O卡中，兩層PCB的使用不必在介質層中鋪上接地層，可以大幅度降低單位面積的成本。然而，現有兩層PCB結構沒有標準的布線規範，一般是在PCB沒有用上的空白區域敷上大面積銅層與地相連作為地線使用，這樣在高速信號布線中難以實現阻抗匹配。如圖2所示的兩層PCB結構，包括若干傳輸線150、一接地層160和介質層170。介質層的厚度56mil，根據上述經驗公式計算得出傳輸線150的特徵阻抗為150歐姆，顯然不符合阻抗匹配的要求，若要使傳輸線150的特徵阻抗等於60歐姆，根據上述經驗公式，W為傳輸線150的寬度需達到82mil，這在PCB設計中是不合理的。而一接地層160也沒有考慮到若干傳輸線150的阻抗控制要求，使用仿真軟體時，若干傳輸線150與一接地層160構成的二維截面無法去控制每一傳輸線150的特徵阻抗值。

發明內容本發明的目的在於提供一種兩層印製電路板，可控制傳輸線的阻抗以實現阻抗匹配。
為實現本發明的目的，本發明提供了一種可實現阻抗控制的兩層印製電路板，該兩層印製電路板包括一介質層和配置於所述介質層上的若干高速信號傳輸線，所述介質層上還配置有與每一高速信號傳輸線相鄰的接地層。
所述高速信號傳輸線以及高速信號傳輸線與接地層相對位置的一組參數值對應所述高速信號傳輸線的一個特徵阻抗值，所述高速信號傳輸線可為單端傳輸線或差分信號傳輸線。
採用所述兩層印製電路板，可以將兩層印製電路板的剖面二維圖形輸入至一仿真軟體，由仿真軟體計算出的所述高速信號傳輸線的特徵阻抗值與其標準阻抗值比較後，經過所述參數值的多次調整、二維圖型的多次輸入、仿真軟體的多次計算，從而獲得理想的特徵阻抗值。

圖1為現有四層印製電路板阻抗控制的剖面示意圖。
圖2為現有兩層印製電路板的剖面示意圖。
圖3為本發明可實現阻抗控制的兩層印製電路板的第一實施例的剖面示意圖。
圖4為本發明可實現阻抗控制的兩層印製電路板的第二實施例的剖面示意圖。
具體實施方式本發明可實現阻抗控制的兩層印製電路板的第一實施例，如圖3所示，兩層印製電路板3包括若干高速信號傳輸線(本實施例為單端傳輸線10)、一介質層20、若干接地層30和若干低速信號線40。每一單端傳輸線10的兩側各設置一接地層30，接地層30與單端傳輸線10並列布置於介質層20上，接地層30的厚度t等於單端傳輸線10的厚度t，接地層30的長度等於單端傳輸線10的長度。單端傳輸線10的寬度為w，每一接地層30到單端傳輸線10的距離為s。要實現單端傳輸線10的阻抗控制，首先將如圖3所示的二維圖形輸入至一仿真軟體，如2D Extractor，仿真軟體會分析此二維圖形構成元件的電磁場，計算出單端傳輸線10的特徵阻抗值，若計算得來的特徵阻抗值不符合兩層印製電路板3要求的傳輸線標準阻抗值，則調整參數w，s，t的值(單端傳輸線10的厚度t一般在2.1mil左右，故主要調整w，s的值)，再利用這三個參數確定的另一二維圖形輸入至仿真軟體，重新計算單端傳輸線10的特徵阻抗值。經過參數值的多次調整、二維圖型的多次輸入以及仿真軟體的多次計算，找出接近或等於標準阻抗值的一組參數值，按照這組參數值對單端傳輸線10和兩接地層30布線，就可以實現單端傳輸線10的阻抗控制。
本發明也可以在單端傳輸線10的一側只設置一個接地層，同樣可以通過仿真軟體的計算取得合乎要求的參數值。但與兩側各設置一個接地層相比，後者具有能夠排除其他傳輸線對單端傳輸線10幹擾的優點。
本發明可實現阻抗控制的兩層印製電路板的第二實施例，如圖4所示，用於USB2.0信號傳輸的兩層印製電路板5包括若干高速信號傳輸線(本實施例為差分信號傳輸線50)、一介質層60、若干接地層70和若干低速信號線80。差分信號傳輸線50包括兩恆定間距、長度一致且信號流向相反的傳輸線52、54。若干接地層70與差分信號傳輸線50布置於介質層60上。每一差分信號傳輸線50的兩側各設置一接地層70。接地層70的厚度等於差分信號傳輸線50的厚度T，接地層70的長度等於差分信號傳輸線50的長度，每一接地層30到相鄰的傳輸線的距離為S，傳輸線52、54之間的距離為K。USB2.0傳輸線標準阻抗值為90歐姆。將如圖4所示的二維圖形輸入至仿真軟體，計算出差分信號傳輸線50的特徵阻抗值，與標準阻抗值作比較後調整參數W，S，T，K(差分信號傳輸線50的厚度T一般在2.1mil左右，故主要調整W，S，K的值)的取值。再利用調整後的四個參數確定的另一二維圖形輸入至仿真軟體，重新計算差分信號傳輸線50的特徵阻抗值。經過參數值的多次調整、二維圖型的多次輸入以及仿真軟體的多次計算，找出接近或等於標準阻抗值的一組參數值。
權利要求
1.一種可實現阻抗控制的兩層印製電路板，包括一介質層和配置於所述介質層上的若干高速信號傳輸線，其特徵在於，所述介質層上還配置有與每一高速信號傳輸線相鄰的接地層。
2.如權利要求1所述的可實現阻抗控制的兩層印製電路板，其特徵在於所述高速信號傳輸線為單端傳輸線。
3.如權利要求2所述的可實現阻抗控制的兩層印製電路板，其特徵在於所述單端傳輸線的兩側各配置一接地層。
4.如權利要求2所述的可實現阻抗控制的兩層印製電路板，其特徵在於所述單端傳輸線的一側配置一接地層。
5.如權利要求1所述的可實現阻抗控制的兩層印製電路板，其特徵在於所述高速信號傳輸線為差分信號傳輸線。
6.如權利要求5所述的可實現阻抗控制的兩層印製電路板，其特徵在於所述差分信號傳輸線的兩側各配置一接地層。
7.如權利要求1至6中任何一項所述的可實現阻抗控制的兩層印製電路板，其特徵在於所述高速信號傳輸線以及高速信號傳輸線與接地層相對位置的一組參數值對應所述高速信號傳輸線的一個特徵阻抗值。
全文摘要
本發明提供了一種可實現阻抗控制的兩層印製電路板，該兩層印製電路板包括一介質層和配置於所述介質層上的若干高速信號傳輸線，所述介質層上還配置有與每一高速信號傳輸線相鄰的接地層。採用所述兩層印製電路板，可以將兩層印製電路板的剖面二維圖形輸入至一仿真軟體，由仿真軟體計算出的所述高速信號傳輸線的特徵阻抗值與其標準阻抗值比較後，經過所述高速信號傳輸線以及高速信號傳輸線與接地層相對位置的參數值的多次調整、二維圖型的多次輸入、仿真軟體的多次計算，從而獲得理想的特徵阻抗值。
文檔編號H05K1/00GK1753597SQ20041005167
公開日2006年3月29日 申請日期2004年9月22日 優先權日2004年9月22日
發明者許壽國, 白育彰 申請人:鴻富錦精密工業(深圳)有限公司, 鴻海精密工業股份有限公司