帶雙主控模塊的can總線中繼器的製造方法
2023-11-05 19:35:17
帶雙主控模塊的can總線中繼器的製造方法
【專利摘要】本實用新型涉及CAN總線數據中繼傳輸裝置【技術領域】，是一種帶雙主控模塊的CAN總線中繼器，其包括數據讀入接口、雙口RAM存儲器模塊、第一鎖存器、第二鎖存器、第一主控模塊、第二主控模塊、第一CAN接口、第二CAN接口、並串轉換模塊和數據輸出接口；其中第一主控模塊在轉發第一鎖存器存儲的數據的同時，第二主控模塊在轉發第二鎖存器存儲的數據。本實用新型結構合理而緊湊，使用方便，其通過將現有CAN總線中繼器的單主控結構改為雙主控結構，對數據隊列進行並行處理，兩個主控模塊之間採用互通機制和總線互鎖實現對中轉數據的快速轉發，既避免了數據發送衝突，同時提高數據發送效率，具有安全、可靠、高效的特點。
【專利說明】帶雙主控模塊的CAN總線中繼器
【技術領域】
[0001] 本實用新型涉及CAN總線數據中繼傳輸裝置【技術領域】，是一種帶雙主控模塊的 CAN總線中繼器。
【背景技術】
[0002] 目前CAN總線由於開發成本低、總線利用率高、傳輸距離遠（最遠可達10千米）、 傳輸速率高，已被廣泛應用到各個自動化控制系統中，如汽車電子、自動控制、智能大廈、電 力系統、安防監控等領域。隨著CAN總線網絡區域的擴大，兩個節點之間的直接數據傳輸將 難以滿足遠距離通信要求。CAN中繼器是延長CAN總線通信距離的中轉站，其通信效率和通 信可靠性直接影響CAN總線的通信能力。現有的基於單主控的CAN中繼器可靠性及數據轉 發能力偏低，難以滿足大量數據的中轉要求。
【發明內容】
[0003] 本實用新型提供了一種帶雙主控模塊的CAN總線中繼器，克服了上述現有技術之 不足，其能有效解決現有基於單主控的CAN總線中繼器可靠性差、數據轉發能力較低、無法 滿足大量數據輸送的問題。
[0004] 本實用新型的技術方案是通過以下措施來實現的：一種帶雙主控模塊的CAN總線 中繼器，包括數據讀入接口，用於讀入CAN總線所傳輸的數據；
[0005] 雙口 RAM存儲器模塊，用於存儲數據讀入接口輸入的數據；
[0006] 第一鎖存器，用於將雙口 RAM存儲器模塊輸出的第一隊列數據進行鎖存；
[0007] 第二鎖存器，用於將雙口 RAM存儲器模塊輸出的第二隊列數據進行鎖存；
[0008] 第一主控模塊，用於轉發第一鎖存器存儲的數據；
[0009] 第二主控模塊，用於轉發第二鎖存器存儲的數據；
[0010] 第一 CAN接口，用於傳輸第一主控模塊所轉發的數據；
[0011] 第二CAN接口，用於傳輸第二主控模塊所轉發的數據；
[0012] 並串轉換模塊，用於將第一 CAN接口傳輸的數據和第二CAN接口傳輸的數據依序 合併在一起；
[0013] 數據輸出接口，用於將並串轉換模塊所傳輸的合併後的數據輸出；
[0014] 其中第一主控模塊在轉發第一鎖存器存儲的數據的同時，第二主控模塊在轉發第 二鎖存器存儲的數據。
[0015] 下面是對上述實用新型技術方案的進一步優化或/和改進：
[0016] 上述數據讀入接口、雙口 RAM存儲器模塊、第一鎖存器、第二鎖存器、第一主控模 塊、第二主控模塊、第一 CAN接口、第二CAN接口、並串轉換模塊和數據輸出接口可固定在 主電路板上，數據讀入接口的信號輸出端與雙口 RAM存儲器模塊的信號輸入端相電連接， 雙口 RAM存儲器模塊的第一信號輸出端與第一鎖存器的信號輸入端相電連接，第一鎖存器 的信號輸出端與第一主控模塊的第一信號輸入端相電連接，第一主控模塊的信號輸出端與 第一 CAN接口的信號輸入端相電連接，雙口RAM存儲器模塊的第二信號輸出端與第二鎖存 器的信號輸入端相電連接，第二鎖存器的信號輸出端與第二主控模塊的第一信號輸入端相 電連接，第二主控模塊的信號輸出端與第二CAN接口的信號輸入端相電連接，第一 CAN接口 的信號輸出端及第二CAN接口的信號輸出端分別與並串轉換模塊的第一信號輸入端和第 二信號輸入端相電連接，並串轉換模塊的信號輸出端與數據輸出接口的信號輸入端相電連 接；第一主控模塊的通信埠與第二主控模塊的通信埠相電連接，第一主控模塊的第二 信號輸入端與第二鎖存器的信號輸出端相電連接，第二主控模塊的第二信號輸入端與第一 鎖存器的信號輸出端相電連接。
[0017] 上述第一主控模塊和第二主控模塊可為微控制單元MCU或可編程邏輯控制器PLC 或DSP晶片或FPGA晶片或ARM處理器。
[0018] 本實用新型結構合理而緊湊，使用方便，其通過將現有CAN總線中繼器的單主控 結構改為雙主控結構，對數據隊列進行並行處理，兩個主控模塊之間採用互通機制和總線 互鎖實現對中轉數據的快速轉發，既避免了數據發送衝突，同時提高數據發送效率，具有安 全、可靠、高效的特點。
【專利附圖】
【附圖說明】
[0019] 附圖1為本實用新型的邏輯結構示意圖。
[0020] 附圖2為本實用新型的數據發送流程圖。
[0021] 附圖中的編碼分別為：1為數據讀入接口，2為雙口 RAM存儲器模塊，3為第一鎖存 器，4為第二鎖存器，5為第一主控模塊，6為第二主控模塊，7為第一 CAN接口，8為第二CAN 接口，9為並串轉換模塊，10為數據輸出接口。
【具體實施方式】
[0022] 本實用新型不受下述實施例的限制，可根據本實用新型的技術方案與實際情況來 確定具體的實施方式。
[0023] 下面結合實施例及附圖對本實用新型的技術方案作進一步描述：
[0024] 如附圖1所示，該帶雙主控模塊的CAN總線中繼器包括數據讀入接口 1，用於讀入 CAN總線所傳輸的數據；雙口 RAM存儲器模塊2,用於存儲數據讀入接口 1輸入的數據；第一 鎖存器3,用於將雙口 RAM存儲器模塊2輸出的第一隊列數據進行鎖存；第二鎖存器4,用於 將雙口 RAM存儲器模塊2輸出的第二隊列數據進行鎖存；第一主控模塊5,用於轉發第一鎖 存器3存儲的數據；第二主控模塊6,用於轉發第二鎖存器4存儲的數據；第一 CAN接口 7， 用於傳輸第一主控模塊5所轉發的數據；第二CAN接口 8,用於傳輸第二主控模塊6所轉發 的數據；並串轉換模塊9,用於將第一 CAN接口 7傳輸的數據和第二CAN接口 8傳輸的數據 依序合併在一起；數據輸出接口 10,用於將並串轉換模塊9所傳輸的合併後的數據輸出；其 中第一主控模塊5在轉發第一鎖存器3存儲的數據的同時，第二主控模塊6在轉發第二鎖 存器4存儲的數據。本實用新型解決了單主控下的CAN總線中繼器可靠性及數據轉發能力 偏低的問題，將現有CAN總線中繼器的單主控結構改為雙主控結構，對數據隊列進行並行 處理，在數據的發送和接收同時，兩個MCU微控制單元之間採用互通機制和總線互鎖實現 對中轉數據的快速轉發，既避免了數據發送衝突，同時提高數據發送效率。
[0025] 可根據實際需要，對上述帶雙主控模塊的CAN總線中繼器作進一步優化或/和改 進：
[0026] 如附圖1所示，數據讀入接口 1、雙口 RAM存儲器模塊2、第一鎖存器3、第二鎖存器 4、第一主控模塊5、第二主控模塊6、第一 CAN接口 7、第二CAN接口 8、並串轉換模塊9和數 據輸出接口 10固定在主電路板11上，數據讀入接口 1的信號輸出端與雙口 RAM存儲器模 塊2的信號輸入端相電連接，雙口 RAM存儲器模塊2的第一信號輸出端與第一鎖存器3的 信號輸入端相電連接，第一鎖存器3的信號輸出端與第一主控模塊5的第一信號輸入端相 電連接，第一主控模塊5的信號輸出端與第一 CAN接口 7的信號輸入端相電連接，雙口 RAM 存儲器模塊2的第二信號輸出端與第二鎖存器4的信號輸入端相電連接，第二鎖存器4的 信號輸出端與第二主控模塊6的第一信號輸入端相電連接，第二主控模塊6的信號輸出端 與第二CAN接口 8的信號輸入端相電連接，第一 CAN接口 7的信號輸出端及第二CAN接口 8 的信號輸出端分別與並串轉換模塊9的第一信號輸入端和第二信號輸入端相電連接，並串 轉換模塊9的信號輸出端與數據輸出接口 10的信號輸入端相電連接；第一主控模塊5的通 信埠與第二主控模塊6的通信埠相電連接，第一主控模塊5的第二信號輸入端與第二 鎖存器4的信號輸出端相電連接，第二主控模塊6的第二信號輸入端與第一鎖存器3的信 號輸出端相電連接。
[0027] 如附圖1所示，第一主控模塊5和第二主控模塊6為微控制單元MCU或可編程邏 輯控制器PLC或DSP晶片或FPGA晶片或ARM處理器。本實用新型將現有CAN總線中繼器 的單一的MCU微控制單元改為兩個MCU微控制單元，並實現第一 MCU微控制單元3和第二 MCU微控制單元4之間的互相通信機制，由兩個MCU微控制單元同時對數據進行快速轉發， 提高了數據的轉發效率。
[0028] 以上技術特徵構成了本實用新型的實施例，其具有較強的適應性和實施效果，可 根據實際需要增減非必要的技術特徵，來滿足不同情況的需求。
[0029] 如附圖1、2所示，該帶雙主控模塊的CAN總線中繼器的數據中轉方法：首先將數據 讀入接口 1與上行CAN總線的輸出埠相電連接，數據輸出接口 10與下行CAN總線的輸入 埠相電連接；接著，CAN總線中繼器開始按照以下步驟進行工作：
[0030] 第一步：數據讀入接口 1接收上行CAN總線所發出的信號並傳輸給雙口 RAM存儲 器模塊2,雙口 RAM存儲器模塊2將接收的信號按照欄位分別發送給第一鎖存器3和第二鎖 存器4,其中第一鎖存器3接收第一隊列數據並進行鎖存，第二鎖存器4接收第二隊列數據 並進行鎖存；
[0031] 第二步：雙口 RAM存儲器模塊2將隊列指針信號分別發送給第一主控模塊5和第 二主控模塊6 ;
[0032] 第三步：第一主控模塊5給第二主控模塊6發送初始化信息，第二主控模塊6在收 到初始化信息後給第一主控模塊5回復確認信息，第一主控模塊5在收到確認信息後，第一 主控模塊5和第二主控模塊6雙方建立通訊；
[0033] 第四步：第一主控模塊5與第二主控模塊6判斷第一鎖存器3及第二鎖存器4中 是否有數據待發送，其中：對於第一主控模塊5,若第一鎖存器3中有數據待發送則第一主 控模塊5將第一隊列數據中的一幀數據發送到第一 CAN接口 7並進入第五步，若第一鎖存 器3中沒有數據需要發送則返回第三步；與此同時，對於第二主控模塊6,若第二鎖存器4 中有數據待發送則第二主控模塊6將第二隊列數據中的一幀數據發送到第二CAN接口 8並 進入第五步，若第二鎖存器4中沒有數據需要發送則返回第三步；
[0034] 第五步：第一 CAN接口 7和第二CAN接口 8將接收的數據按照數據地址發送給並 串轉換模塊9 ;
[0035] 第六步：並串轉換模塊9將接收的數據按照數據地址依序合併在一起必並傳送給 數據輸出接口10,數據輸出接口10將接收的數據信號傳送給下行CAN總線；
[0036] 第七步：第一主控模塊5通過通訊接口將已發送完一幀數據的信號發送給第二主 控模塊6,並將所發送的第一隊列數據中的一幀數據的數據地址發給第二主控模塊6;第二 主控模塊6通過通訊接口將已發送完一幀數據的信號發送給第一主控模塊5,並將所發送 的第二隊列數據中的一幀數據的數據地址發給第一主控模塊5 ;
[0037] 第八步：第一主控模塊5將第七步中收到的數據地址存入第一主控模塊5的內部 寄存器，同時第二主控模塊6將第七步中收到的數據地址存入第二主控模塊6的內部寄存 器；
[0038] 第九步：第一主控模塊5與第二主控模塊6再次判斷第一鎖存器3及第二鎖存器 4中是否有數據待發送，其中：對於第一主控模塊5,若第一鎖存器3中有數據待發送則第一 主控模塊5將隊列指針信號修改，將第一隊列數據中的第二幀數據發送到第一 CAN接口 7 並進入第五步，若第一鎖存器3中沒有數據需要發送則進入第三步；與此同時，對於第二主 控模塊6,若第二鎖存器4中有數據待發送則第二主控模塊6將隊列指針信號修改，將第二 隊列數據中的第二幀數據發送到第二CAN接口 8並進入第五步，若第二鎖存器4中沒有數 據需要發送則進入第三步。
[0039] 第十步：對於雙口 RAM存儲器模塊2,若雙口 RAM存儲器模塊2中仍存儲有待發送 數據則繼續將接收的信號按照欄位分別發送給第一鎖存器3和第二鎖存器4,其中第一鎖 存器3接收第三隊列數據並進行鎖存，第二鎖存器4接收第四隊列數據並進行鎖存，之後雙 口 RAM存儲器模塊2進入第二步；若雙口 RAM存儲器模塊2中沒有待發送數據，則數據讀入 接口 1接收上行CAN總線所發出的新的信號並傳輸給雙口 RAM存儲器模塊2,之後雙口 RAM 存儲器模塊2進入第一步，直至數據讀入接口 1不再接收到新的信號。
[0040] 本實用新型帶雙主控模塊的CAN總線中繼器的實際數據中轉性能測試結果如下：
[0041] 通過在高數據負載下測試，短距離內向帶雙主控模塊的CAN總線中繼器的數據讀 入接口加載10 〇〇〇幀數據，測試該帶雙主控模塊的CAN總線中繼器的成功中轉數據的情 況，其結果見表1，表內數據為成功中轉幀數。
[0042]根據CAN總線規定，其平均負載率不超過65%，傳統的單MCU CAN中繼器平均負載 率很難達到60 %。從表1可以看出，採用雙MCU的本實用新型數據中轉性能大大提高，能在 負載率超過60 %的情況下穩定工作。
[0043] 綜上所述，採用雙MCU配合雙口 RAM的CAN總線中繼器，解決了單MCU無法快速處 理CAN總線負載過重的問題，能夠實現數據的高速轉發與高可靠性運行，使其性能和效率 得到了很大提高。
[0044]
【權利要求】
1. 一種帶雙主控模塊的CAN總線中繼器，其特徵在於包括數據讀入接口，用於讀入CAN 總線所傳輸的數據； 雙口 RAM存儲器模塊，用於存儲數據讀入接口輸入的數據； 第一鎖存器，用於將雙口 RAM存儲器模塊輸出的第一隊列數據進行鎖存； 第二鎖存器，用於將雙口 RAM存儲器模塊輸出的第二隊列數據進行鎖存； 第一主控模塊，用於轉發第一鎖存器存儲的數據； 第二主控模塊，用於轉發第二鎖存器存儲的數據； 第一 CAN接口，用於傳輸第一主控模塊所轉發的數據； 第二CAN接口，用於傳輸第二主控模塊所轉發的數據； 並串轉換模塊，用於將第一 CAN接口傳輸的數據和第二CAN接口傳輸的數據依序合併 在一起； 數據輸出接口，用於將並串轉換模塊所傳輸的合併後的數據輸出； 其中第一主控模塊在轉發第一鎖存器存儲的數據的同時，第二主控模塊在轉發第二鎖 存器存儲的數據。
2. 根據權利要求1所述的帶雙主控模塊的CAN總線中繼器，其特徵在於數據讀入接口、 雙口 RAM存儲器模塊、第一鎖存器、第二鎖存器、第一主控模塊、第二主控模塊、第一 CAN接 口、第二CAN接口、並串轉換模塊和數據輸出接口固定在主電路板上，數據讀入接口的信號 輸出端與雙口 RAM存儲器模塊的信號輸入端相電連接，雙口 RAM存儲器模塊的第一信號輸 出端與第一鎖存器的信號輸入端相電連接，第一鎖存器的信號輸出端與第一主控模塊的第 一信號輸入端相電連接，第一主控模塊的信號輸出端與第一 CAN接口的信號輸入端相電連 接，雙口 RAM存儲器模塊的第二信號輸出端與第二鎖存器的信號輸入端相電連接，第二鎖 存器的信號輸出端與第二主控模塊的第一信號輸入端相電連接，第二主控模塊的信號輸出 端與第二CAN接口的信號輸入端相電連接，第一 CAN接口的信號輸出端及第二CAN接口的 信號輸出端分別與並串轉換模塊的第一信號輸入端和第二信號輸入端相電連接，並串轉換 模塊的信號輸出端與數據輸出接口的信號輸入端相電連接；第一主控模塊的通信埠與第 二主控模塊的通信埠相電連接，第一主控模塊的第二信號輸入端與第二鎖存器的信號輸 出端相電連接，第二主控模塊的第二信號輸入端與第一鎖存器的信號輸出端相電連接。
3. 根據權利要求1或2所述的帶雙主控模塊的CAN總線中繼器，其特徵在於第一主控 模塊和第二主控模塊為微控制單元MCU或可編程邏輯控制器PLC或DSP晶片或FPGA晶片 或ARM處理器。
【文檔編號】H04L12/40GK204145526SQ201420237086
【公開日】2015年2月4日 申請日期:2014年5月9日 優先權日:2014年5月9日
【發明者】姚永波, 崔力民, 李明 申請人:國家電網公司, 國網新疆電力公司信息通信公司