用於電氣封裝體的電性測試的測試組件的製作方法
2023-05-01 06:07:41
專利名稱：用於電氣封裝體的電性測試的測試組件的製作方法
技術領域：
本實用新型是有關於一種測試組件，且特別是有關於一種應用於電氣封裝體的電性測試的測試組件。
背景技術：
在集成電路(IC)晶片在封裝成為封裝體的後，通常都會對測試組件進行元件階段測試，以剔除不良的封裝體，來確保封裝體的出貨品質。此外，為了確保封裝體在安裝至電腦系統以後，其能與系統配合而正常運作，更可對封裝體進行系統階段測試，這對於高階或高成本的IC晶片的封裝體來說是有必要的。
依照封裝體的封裝型態的不同，封裝體的測試組件也會有所不同。就球格陣列(Ball Grid Array，BGA)封裝型態的封裝體而言，其測試組件包括測試電路板及測試插座，其中測試插座是安裝至測試電路板上。測試插座包括一絕緣本體及多根彈性探針(pogo-pin)，其中這些彈性探針是穿設於絕緣本體之內，且這些彈性探針的排列是對應於待測的BGA封裝體的球狀接點配置。此外，測試電路板的對應於測試插座的部分表面亦具有多個測試墊，且這些彈性探針的下端是分別彈性地接觸這些測試墊。
當BGA封裝體安裝至測試插座，且BGA封裝體的接點面接觸絕緣本體的承接面時，這些彈性探針的上端分別接觸這些BGA封裝體的接點面上的球狀接點，使得這些彈性探針將分別作為BGA封裝體的這些球狀接點及測試電路板的這些測試墊之間的電性通道。因此，BGA封裝體將可經由測試插座而電性連接至測試電路板，以對BGA封裝體之內的IC晶片來進行電性測試。
然而，相較於BGA封裝體的導線及/或測試電路板的導線而言，測試插座的這些彈性端子的電性阻抗相對較低，這將會造成訊號的整個傳輸路徑的阻抗不匹配的現象，因而提高訊號傳遞的介入耗損(insertion loss)，並且降低訊號傳遞的返回耗損(return loss)，這對於測試組件的整體的測試準確度是相當不利的。
發明內容
因此，本實用新型的目的就是在提供一種用於電氣封裝體的電性測試的測試組件，用以提升其訊號傳輸路徑的阻抗連續性。
依照本實用新型的上述及其他目的，本實用新型提出一種測試組件，其適用於一電氣封裝體的電性測試，而電氣封裝體具有多個接點於電氣封裝體的一接點面。測試組件包括一測試電路板及一測試插座，其中測試電路板具有一導體層，其位於測試電路板的一表面，並具有多個測試墊，而測試插座則配設至測試電路板上。測試插座包括一絕緣本體及多個探針。絕緣本體具有一承接面，用以承接電氣封裝體的接點面，且絕緣本體更具有至少一低介電常數區，其介電常數是小於絕緣本體的其他部分的介電常數。這些探針是穿設於絕緣本體之內，用以分別作為這些接點與這些測試墊之間的電性通道，而低介電常數區是位於該些探針的一的側邊。
基於上述，本實用新型乃是藉由在測試插座的絕緣本體上形成低介電常數區，其位於一訊號探針及一參考探針之間，用以直接降低訊號探針與參考探針之間的所感應出的等效電容，因而補償訊號探針的本身的高電容性，進而提升經過訊號探針的訊號傳輸路徑的阻抗連續性。
圖1是本實用新型的實施例的一種測試組件的局部縱向剖面圖。
圖2是圖1的導體層及參考平面的俯視結構圖。
圖3是圖1的測試插座的局部橫向剖面圖。
圖4是本實用新型的第二實施例的一種測試組件其測試插座的局部橫向剖面圖。
圖5是本實用新型的第三實施例的一種測試組件其測試插座的局部橫向剖面圖。
10封裝體12接點面14接點 14a訊號接點14b參考接點 100測試組件110測試電路板 112圖案化導體層114測試墊 114a訊號測試墊114b參考測試墊 116參考平面116a空曠區 117絕緣層118導線 118a補償區120測試插座 122絕緣本體122a承接面 122b低介電常數區124探針 124a訊號探針124b參考探針220測試插座222絕緣本體 222b第一低介電常數區222c第二低介電常數區222d貫孔224探針 320測試插座
322絕緣本體 322b第一低介電常數區322c第二低介電常數區322d貫孔324探針W1、W2線寬具體實施方式
請參考圖1，是本實用新型的第一實施例的一種測試組件的局部縱向剖面圖。第一實施例的測試組件100是適用於例如墊格陣列(Land Grid Array，LGA)、球格陣列(Ball Grid Array，BGA)及針格陣列(Pin Grid Array，PGA)等面陣列(area array)接點類型的封裝體10的電性測試，或適用於例如四方扁平無接腳封裝體(Quad Flat No-lead package，簡稱QFN)等周邊(peripheral)接點類型的封裝體10的電性測試。在第一實施例中，封裝體10是以LGA類型的封裝體為例，並僅以封裝體10的封裝基板部分來代表封裝體10，而封裝體10的一接點面12上具有多個接點14。
第一實施例的測試組件100包括一測試電路板110及一測試插座120，其中測試插座110是以固接或可拆卸等方式安裝至測試電路板120上。測試插座120包括一絕緣本體122及多根探針124，其中這些探針124是穿設於絕緣本體122之內，且這些探針124的排列是對應於待測的封裝體10的接點配置。測試電路板110更具有一圖案化導體層112，其構成多個測試墊114，而這些測試墊114是對應位於測試插座120的下方，並分別接觸這些探針124的下端。
當封裝體10安裝至測試插座120，且封裝體10的接點面12接觸絕緣本體122的承接面122a時，這些探針124的上端分別接觸封裝體10的接點面12上的這些接點14，使得這些探針124將分別作為這些接點14及這些測試墊114之間的電性通道，意即作為封裝體10及測試電路板120之間的電性通道。因此，封裝體10將可經由測試插座120而電性連接至測試電路板110，故可透過測試電路板110來對封裝體10之內的IC晶片(圖中未示)進行電性測試。值得注意的是，在絕緣本體122之內的這些探針124可採用彈性探針(pogo-pin)，其本身可因應所受力量大小而伸縮，因而確保這些探針124的上端都能接觸封裝體10的接點面12上的這些接點14。
依照封裝體10的電路設計，封裝體10具有一訊號接點14a於其接點面12上，且封裝體10更具有多個參考接點14b於其接點面12上，且這些參考接點14b與訊號接點14a均可由同一圖案化導體層(圖中未示)所構成，且這些參考接點14b更可位於訊號接點14a的外圍。依照這些參考接點14b連接至參考終端的類型，例如為接地終端(ground terminal)或電源終端(power terminal)，這些參考接點14b可為接地接點或電源接點等非訊號接點。
對應於封裝體10的訊號接點14a，測試電路板110具有一訊號測試墊114a。此外，對應於封裝體10的這些參考接點14b，測試電路板110更具有多個參考測試墊114b。同樣地，依照這些參考接點14b連接至參考終端的類型，這些參考測試墊114b可為接地測試墊或電源測試墊等非訊號測試墊。另外，測試電路板110更具有一參考平面(reference plane)116，其可為接地平面(ground plane)或電源平面(power plane)。參考平面116是位於這些測試墊114(即圖案化導體層112)的下方，並以一絕緣層117來隔絕。由於這些探針124的本身幾何形狀所造成的電性阻抗及所具有的電容性，使得這些作為封裝體10及測試電路板110的電性通道的探針124造成非連續性的阻抗特性，因而導致訊號無法完整地傳遞。
請參考圖1及圖2，其中圖2是圖1的導體層及參考平面的俯視結構圖。阻抗的等效公式為(L/C)的平方根，其中L是等效電感，而C是等效電容。在第一實施例中，為了藉由降低等效電容來補償因探針124(特別是訊號探針124a)所造成的非連續性的阻抗特性，測試電路板110的參考平面116具有一空曠區116a，其例如是參考平面116的一非導體區或一開口，而空曠區116a的位置是重疊於測試墊114的位置，例如是位於訊號測試墊114a下方的位置。因此，可降低訊號測試墊114a與參考平面116之間所感應出的等效電容，因而補償探針124的高電容值，進而提升經過探針124的訊號傳輸路徑的阻抗連續性。
請再參考圖1及圖2，為了藉由提高等效電感來補償因探針124(特別是訊號探針124a)所造成的非連續性的阻抗特性，在第一實施例中，由圖案化導體層112所構成且連接於訊號測試墊114a的一導線118具有一補償區118a，其線寬W1是小於導線118的其他線段部分的線寬W2，即導線118的補償區118a的橫截面積小於導線118的其他線段部分的橫截面積。因此，可提升導線118的較窄細的補償區118a與參考平面116之間所感應出的等效電感，因而補償探針124的高電容值，進而提升經過探針124的訊號傳輸路徑的阻抗連續性。
請參考圖1及圖3，其中圖3是圖1的測試插座的局部俯視圖。當訊號探針124a的外側配置參考探針124b(例如接地探針或電源探針)時，為了降低訊號探針124a與參考探針124b之間所感應出的等效電容，在第一實施例中，絕緣本體122具有多個低介電常數區122b，例如是含有空氣的中空狹縫，其分別位於訊號探針124a與這些參考探針124b之間，且這些低介電常數區122b的介電常數是小於絕緣本體122的其他部分的介電常數。因此，可藉由這些低介電常數區122b來直接降低訊號探針124a與這些參考探針124b之間所感應出的等效電容，因而補償訊號探針124a的本身的高電容性，進而提升經過訊號探針124a的訊號傳輸路徑的阻抗連續性。
請參考圖4，其是本實用新型的第二實施例的一種測試組件其測試插座的局部橫向剖面圖。第二實施例與第一實施例之間的差異在於測試插座的絕緣本體的低介電常數區的位置。第二實施例的測試組件的測試插座220的絕緣本體222具有多個第一低介電常數區222b及多個第二低介電常數區222c，其中第一低介電常數區222b是位於兩相鄰探針224之間，而第二低介電常數區222c則位於探針224的側緣，但不位於兩相鄰探針224之間。
當兩相鄰探針224是訊號探針及參考探針時，第一低介電常數區222b及第二低介電常數區222c均可降低兩探針224之間所感應出的等效電容，因而補償訊號探針的本身的高電容性，進而提升經過訊號探針的訊號傳輸路徑的阻抗連續性。此外，當兩相鄰探針224是一對差動訊號探針時，第一低介電常數區222b及第二低介電常數區222c均可降低這對差動訊號探針之間相互幹擾的程度，進而提升這對差動訊號探針的訊號傳輸品質。
請參考圖5，其是本實用新型的第三實施例的一種測試組件其測試插座的局部橫向剖面圖。第三實施例與第二實施例之間的差異在於第一低介電常數區及第二低介電常數區的橫向輪廓。第三實施例的測試組件的測試插座320的絕緣本體322亦具有多個第一低介電常數區322b及多個第二低介電常數區322c，其中第一低介電常數區322b是位於兩相鄰探針324之間，而第二低介電常數區322c則位於探針324的側緣，但不位於兩相鄰探針324之間。
為了在絕緣本體322上形成這些第一低介電常數區322b及這些第二低介電常數區322c，可利用機械鑽孔的方式在絕緣本體322上形成多個圓形貫孔，並以的作為這些第一低介電常數區322b及這些第二低介電常數區322c。此外，可藉由變化這些圓形貫孔的孔徑及位置來提升測試插座320的電性效能。此外，當這些探針324所分別經過的圓形貫孔322d亦以機械鑽孔的方式來形成在絕緣本體322上時，可同時形成作為這些第一低介電常數區322b及這些第二低介電常數區322c的圓形貫孔，這有助於簡化在絕緣本體320上的這些第一低介電常數區322b及這些第二低介電常數區322c的製作。
綜上所述，本實用新型的測試組件及其測試插座至少具有下列優點(一)本實用新型可藉由在測試插座的絕緣本體上形成低介電常數區，其位於訊號探針及參考探針之間，用以降低訊號探針與參考探針之間的所感應出的等效電容，因而補償訊號探針的本身的高電容性，進而提升經過訊號探針的訊號傳輸路徑的阻抗連續性，這有助於提高測試結果的準確性。
(二)本實用新型可藉由在測試插座的絕緣本體上形成低介電常數區，其位於一對差動訊號探針之間，用以降低這對差動訊號探針之間相互幹擾的程度，因而提升這對差動訊號探針的訊號傳輸品質，這有助於提高測試插座的測試準確性。
(三)本實用新型可以機械鑽孔或其他機械加工方式，在現有設計的測試插座的絕緣本體上形成貫孔來作為低介電常數區，故可以較低的成本來提升測試插座的測試準確性。
(四)本實用新型可藉由在測試電路板的參考平面上形成一空曠區來降低參考平面與訊號測試墊之間所感應出的等效電容，因而補償連接至訊號測試墊的訊號探針的高電容值，進而提升進而提升經過訊號探針的訊號傳輸路徑的阻抗連續性，這有助於提高測試組件的測試準確性。
(五)本實用新型可藉由在將一端連接至訊號測試墊的導線的局部部分形成一補償區，且導線的補償區的線寬小於導線的其他部分的線寬，用以提升導線的較窄細的補償區與參考平面之間所感應出的等效電感，因而補償探針的高電容值，進而提升經過探針的訊號傳輸路徑的阻抗連續性，這有助於提高測試組件的測試準確性。
雖然本實用新型已以多個實施例揭露如上，然其並非用以限定本實用新型，任何熟習此技藝者，在不脫離本實用新型的精神和範圍內，當可作些許的更動與潤飾，因此本實用新型的保護範圍當視後附的申請專利範圍所界定者為準。
權利要求1.一種測試組件，適用於一電氣封裝體的電性測試，該電氣封裝體具有多個接點於該電氣封裝體的一接點面，其特徵在於該測試組件包括一測試電路板，具有一導體層，其位於該測試電路板的一表面，並具有多個測試墊；以及一測試插座，配設至該測試電路板上，包括一絕緣本體，具有一承接面，用以承接該電氣封裝體的該接點面，並具有至少一低介電常數區，其介電常數是小於該絕緣本體的其他部分的介電常數；以及多個探針，穿設於該絕緣本體之內，用以分別作為該些接點與該些測試墊之間的電性通道，而該低介電常數區是位於該些探針的一的側緣。
2.根據權利要求1所述的測試組件，其特徵在於其中所述的低介電常數區是位於該些探針的兩相鄰探針之間。
3.根據權利要求1所述的測試組件，其特徵在於其中所述的兩相鄰探針的一是訊號探針，而該兩相鄰探針的另一是參考探針。
4.根據權利要求1所述的測試組件，其特徵在於其中所述的兩相鄰探針是一對差動訊號探針。
5.根據權利要求1所述的測試組件，其特徵在於其中所述的低介電常數區是中空狹縫。
6.根據權利要求1所述的測試組件，其特徵在於其中所述的測試電路板更具有一絕緣層及一參考平面，而該參考平面是與該導體層相重疊，並以該絕緣層與該導體層隔絕，且該參考平面具有至少一空曠區，其位置是對應於該些測試墊之一。
7.根據權利要求6所述的測試組件，其特徵在於其中所述的空曠區是一非導體區。
8.根據權利要求6所述的測試組件，其中對應於該空曠區的該測試墊是一訊號測試墊。
9.根據權利要求8所述的測試組件，其特徵在於其中所述的導體層更包括一導線，其一端連接至該訊號測試墊，且該導線具有一連接於該訊號測試墊的補償區，其截面積小於該導線的其他線段部分。
10.根據權利要求8所述的測試組件，其特徵在於其中所述的測試墊具有至少一非訊號測試墊，其位於該訊號測試墊的外圍。
專利摘要本實用新型是有關於一種用於電氣封裝體的電性測試的測試組件，其包括一測試電路板及一配設至測試電路板上的測試插座。測試插座包括一絕緣本體及多個探針。絕緣本體具有一用以承接電氣封裝體的接點面的承接面，並具有至少一低介電常數區，其位於這些探針的兩相鄰探針之間，而低介電常數區的介電常數是小於絕緣本體的其他部分的介電常數。至於這些穿設於絕緣本體之內的探針則分別作為接點面上的多個接點與測試電路板的表面上的一導體層所具有的多個測試墊之間的電性通道。這些探針包括一訊號探針，其一端是連接至上述的訊號測試墊。
文檔編號G01R1/073GK2809657SQ20052011045
公開日2006年8月23日 申請日期2005年6月23日 優先權日2005年6月23日
發明者吳信寬, 徐鑫洲, 李勝源 申請人:威盛電子股份有限公司