位串行數字擴展器的製作方法
2023-05-19 05:19:41
專利名稱：位串行數字擴展器的製作方法
技術領域：
本發明一般涉及數位訊號的處理，更具體地是涉及一種用於位串行數位訊號處理電路的擴展器。
本申請與題為″將位串行濾波器設置為全零狀態的方法和裝置″的申請號為No.08/631,321的申請有關，發明人是James C.Baker和Danise Riemer(代理人案卷號為No.CE01069R)，申請日為1996年4月11日，在此將其引用作為參考。本申請還涉及題為″位串行數字壓縮器″的申請號為08/659,104的申請，發明人是James C.Baker和JohnOliver(代理人案卷號為No.CE01239R)，與上述申請日相同，在此作為參考。
任何數字濾波器都可以是位串行結構的，其與等效的並行濾波器設計相比，減少了集成電路中門的數量、矽面積以及電流消耗。位串行濾波器使用三個基本構成塊位串行加法器，位串行分頻器以及位串行延遲。位串行加法器只有一個完整的加法器，有兩個一位輸入和單個一位輸出。為了達到與24位並行加法器相同的動態範圍，位串行加法器的時鐘速率提高到並行加法器的24倍。一般而言，f位＝B*f採樣，其中f位是位串行加法器時鐘速率，B是字的位數，而f採樣是數字字採樣速率。字中的每個位，從最低有效位(LSB)到最高有效位(MSB)，在串行總線上出現一個位時段，即1/f位。位串行分頻器是用一個位中繼器塊將字右移N位產生乘上2-N的結果來分頻的。對輸入字移位的總計產生一個乘上所選擇係數的字。位串行延遲一般是用一個移位寄存器實現的，該移位寄存器用觸發器將一個位保持預定數目的位時段。
位串行設計還要求一個控制器。位串行控制可以看作一個移位寄存器，一個位時段的″1″信號順序循環通過該移位寄存器。移位寄存器的長度等於一個字的位長度B。從位串行控制器來的信號必須送到加法器塊，以便與輸入到一個特定加法器塊的字的第一位(LSB)的時鐘周期相一致。從位串行控制器來的信號還要送到位中繼器塊，以便為每個具體的位中繼器塊規定一個分頻係數。位串行結構使得數字濾波器和其它數字處理元件與並行結構數字濾波器相比減少了門數目、矽面積和電流消耗。對減少門數目的權衡方案是時鐘速率更高。
但是，位串行控制器和這三個基本的位串行構成塊不能組合成為一個位串行擴展器。在發射機中壓縮和在接收機中擴展(壓擴)是一項廣為使用的技術，用來增加模擬信號的動態範圍，並提高信令的質量，以使信號在通信信道中的抗幹擾能力更強。壓擴技術在所有的模擬式蜂窩電話系統和大量其它的模擬通信系統中有具體應用。也就是說，需要一種位串行數字擴展器，以在模擬通信壓擴應用環境中利用位串行結構的優點，即減少門數目，矽面積和電流消耗。
圖1是在通信設備接收機中的位串行擴展器的方框圖。
圖2是根據一個優選實施例的位串行擴展器的方框圖。
圖3是根據一個優選實施例的位串行擴展器的具體實施圖。
圖4是根據一個優選實施例的用來乘兩個不同因子的位串行雙分頻器的具體實施圖。
圖5是根據一個優選實施例的位串行檢波器的具體實施圖。
圖6是一個一階低通數字濾波器的信號流圖。
圖7是根據一個優選實施例的簡化的一階低通數字濾波器的信號流圖。
圖8是根據一個優選實施例的簡化的一階低通數字濾波器的位串行實施圖。
圖9是根據一個優選實施例的位串行分頻器和溢出檢測塊的實施圖。
圖10是根據一個優選實施例的帶有正向溢出檢測電路的位串行分頻器塊的詳細圖。
圖11是根據一個優選實施例的10位鎖存器的詳細圖。
圖12是根據一個優選實施例的乘法器的詳細圖。
圖13是根據一個優選實施例的位串行分頻器和限幅電路的實施圖。
位串行數字擴展器是用三個位串行構成塊加上一個位串行檢波器塊，一個位串行乘法器塊，一個具有溢出檢測電路的位串行分頻器塊實現。在用於可攜式無線電話或使用壓擴技術通信系統的高級行動電話系統(AMPS)模擬式接收機中使用這種位串行擴展器，就可以比並行式擴展器有更少的門電路，更小的矽面積和更小的電流消耗。在可攜式電池供電裝置和其它需要著重考慮電流消耗的環境中，這種電流消耗的減少就更為有利了。
圖1是通信設備中接收機的位串行擴展器的方框圖。所示的具有位串行擴展器17的通信設備100是一個無線電話，但是，位串行擴展器17可以用於MODEM(調製器/解調器)，雙向無線電設備，陸上通信電話，記錄儀器，蜂窩電話，無繩電話，射頻接收機，或其它使用壓擴技術的設備中。
在通信設備100中的發射機102和接收機104在控制器110的控制下操作，其可以用一個微處理器，一個數位訊號處理器，或是類似的裝置實現。天線105通過雙工器106與發射機102和接收機104都耦連著。天線105將發射機102產生的來自麥克風10的信號發射至帶有收發兩用機190和天線195的附加通信設備上。天線105還檢測由附加通信裝置傳遞給通信設備100的射頻信號。
儘管發射機102可以用任何現有的電路來實現，根據在申請號為08/659,104由James C.Baker和John Oliver發明的題為″位串行數字壓縮器″(代理人案卷號為CE01239R)的公開技術，可以設想發射機102採用該技術中的位串行壓縮器。
在接收機104中，解調器11通過天線105和雙工器接收來自附加通信設備的調製輸入信號。解調器11再產生一與調製信號成比例的基帶模擬輸出信號。模數轉換器(ADC)12將來自解調器11的模擬輸出信號轉換為數字域的。數位訊號處理(DSP)電路13用低通濾波器(LPF)14，高通濾波器(HPF)15，去加重濾波器16，以及擴展器17處理數位訊號。LPF 14的優選截止頻率為3KHz，HPF 15的截止頻率優選為300Hz，以去除信號中音頻帶以外的頻率。DSP電路13的輸出送到數模轉換器(DAC)18，並通過揚聲器19放出來。
位串行擴展器17的三個主要部件是一個檢波器120，一個低通濾波器150，一個乘法器180。擴展器的輸出Vo與輸入Vi及其均方根值(RMS)的乘積成比例(即Vo＝k*Vi*Vi)。
圖2所示是根據本優選實施例的位串行擴展器的方框圖。在用分頻器243對輸入信號分頻後，擴展器的增益支路使信號通過檢波器120、帶有雙倍增益的低通濾波器150，以及分頻器260。在擴展器的上支路，分頻器247還對分頻器243來的信號進行分頻。
分頻器247和分頻器260的輸出用乘法器180相乘。但是，低頻高偏差輸入可能會在擴展器電路的增益端溢出。如果檢測到溢出，從分頻器247來的信號用多數復用器開關285從乘法器的旁路通過。增益分布已選擇好，從而在到達最後的分頻器260之前溢出就不會發生。為了增加動態範圍，分頻器295將來自多數復用器開關285的信號增大。如果在分頻器295發生溢出，根據輸入的信號不同，輸出在正電平最高或負電平的最低處作求交運算。
在這個例子中，分頻器係數提供一符合AMPS規範的擴展器，該規範規定1kHz聲調的偏差必須由12kHz的峰值偏差降至258Hz的偏差。這是從擴展器輸入端的33.3dB至輸出端的66.6dB的範圍。在選擇增益分布時的另一考慮是AMPS規定的鑑頻器外的峰值電壓(12kHz+2kHzSAT+噪聲)，6dB/倍頻程去加重濾波器(例如，一個500Hz聲調比1kHz的聲調大6dB)，以及DSP電路中濾波器的增益。因此，在這個擴展器中，分頻器243的係數是八分之七，分頻器247的係數是三分之二，分頻器260的係數是8，分頻器295的係數是4。
圖3是根據優選實施例的位串行擴展器的實施圖。該實施例的位串行數字擴展器設計為模擬現有接收機中的AMPS擴展器。這樣，1kHz或更低的偏差為12kHz的聲調輸入將產生一個2∶1的增益。高於1kHz偏差為12kHz的聲調輸入將產生一個一致的乘法器增益(即輸入與輸出增益曲線之比為1∶1)，以減少輸出所需的動態範圍。在該項實施方案中，一個字長為24位，其中符號位作最高位(MSB)，當然其它的字結構可以使用其它長度的字。擴展器中的每個序列元件被定時為串行位速率。
雙分頻器塊340的第一個輸出提供表示由1.3125(等於8分之7乘上2分之3)分頻的輸入字，並驅動乘法器塊380。雙分頻器塊340的第二個輸出提供一個乘上因子8分之7的輸入字，並驅動檢波器塊320，低通濾波塊350和具有溢出檢測塊的分頻器360。具有溢出檢測塊的分頻器360輸出端的每個字的10個有效位作為乘法器塊380的10位乘法器增益項。但是，如果分頻器塊360的輸出溢出了，來自分頻器340的第一個信號就通過多數復用器385而繞過乘法器塊380。分頻器和限幅器塊395將來自多數復用器385的信號分頻以使動態範圍最大，並將可能超過接收機所允許動態範圍的信號部分削去。這些塊中每一個都將與其它實施該位串行數字擴展器的AMPS實施例所需的低層塊一起作更詳細的說明。
位串行控制器使用控制信號C
-C[23]以指示什麼時候一個字的LSB進入加法器，並指示分頻係數以及將擴展器電路作為一個整體實行同步和控制。圖3中其它的塊是移位寄存器345和D觸發器375。移位寄存器345用觸發器進行正確的電路定時。移位寄存器345包括十三個觸發器，以保證來自分頻器塊340的第一個輸出字的最低有效位LSB在具有溢出檢測塊的分頻器360的增益項到達時進入乘法器塊380。如果需要，位串行擴展器中的移位寄存器可以用鎖存器或其它延遲元件代替。
D觸發器375按位串行控制器390的控制信號c[5]的指示將溢出檢測信號延遲11個位時間周期。控制信號c[5]只在24位數字字的第6個位時間周期期間為″1″；在其它的位時間周期中，為″0″。控制信號c[5]通過反相器373反相以在D觸發器375的鎖定輸入端產生一個信號，該信號僅在24位字的第6個位時間周期中為″0″。當在鎖定輸入端有一個″0″信號時，D觸發器375將D輸入端的信號鎖定。在D觸發器375的鎖定輸入端的反相控制信號與溢出檢測信號的到達同步，後者具有在溢出時無效的項。
圖4所示是根據一優選實施例的用來將一輸入乘上兩個不同因子的位串行對分頻器的實施圖。這種雙分頻器可用在如圖3所示的雙分頻器塊340中。一種位串行復位多數復用器41可使雙分頻器復位而不需用可復位觸發器，這種觸發器由申請號為08/631,321題為″用來設置位串行濾波為全零狀態的方法與裝置″(發明人為James C.Baker和DeniseRiemer)的發明所公開。否則，復位多路復用器不影響擴展器的操作。來自與位中繼器塊42相連的位串行控制器390(如圖3所示)的控制信號c
在數字字的第一個位時間周期中為″1″，這是當一個字的最低有效位LSB進入塊中，並且控制信號c[3]在三個位時間周期之後為″1″時實現的。這些控制信號指示一個分頻係數為2-3，也就是8分之1。同時，輸入信號用移位寄存器43延遲4個位時間周期，以便兩個輸入到加法器塊44的字的最低有效位LSB在控制信號c[4]為高電平時同時到達。被8分之1分頻的輸入信號用加法器塊44從輸入信號中減去，以產生一個與8分之7分頻的輸入相等的輸出。
加法器塊44的輸出用位中繼器塊45作2分之1分頻。每個字的最低有效位LSB的到達用來自位串行控制器390(如圖3所示)的控制信號c[4]指示，而分頻係數2分之1用控制信號c[5]指示。同時，移位寄存器46將加法器塊44的輸出延遲兩個位時間周期，以使輸入到加法器塊47的輸入字在控制信號c[6]為高電平的同時到達。移位寄存器46的輸出表示8分之7分頻的輸入字，發往圖3中的檢波器塊320。加法器塊47的輸出等於1.3125乘上輸入字，併到圖3所示的移位寄存器345和多數復用器385。
圖5是根據一個優選實施例的位串行檢波器的實施圖。該位串行檢波器可用於圖3所示的檢波器塊320，與雙分頻器的輸出相連。這樣到圖5中位串行檢波器的輸入就可以是圖4中所示移位寄存器46的輸出。該位串行檢波器包括一有一個位時間周期延遲的第一移位寄存器和一有一個字時間周期延遲的第二移位寄存器52。利用這些移位寄存器，當控制信號c
是″1″時，字的符號位定位在移位寄存器52的輸入上。值得注意的是對一位移位寄存器51不作需求，然而，包含該移位寄存器51其作用是通過允許控制信號C
而非控制信號C[23]指示在移位寄存器52中有符號位存在而使控制管理更易於進行。
當D觸發器54收到的來自圖3中位串行控制器390並經過反相器58的控制信號c
為″1″時，即指示字的最高有效位MSB已經到達移位寄存器51，符號位在異或(XOR)門55的輸入端被鎖定一個字的時間周期。如果那時移位寄存器51輸出的符號位為″0″，數字字是一個正數，且該字通過異或(XOR)門55保持不變。如果在移位寄存器51輸出的符號位為″1″，該字就是一個負數。負數通過異或(XOR)門55用補碼轉換。為計算負數的絕對值，在最低有效位(LSB)要加1。但是，為減少在檢波器電路中所需邏輯門的數目，向LSB加1的步驟被省略了，這並不影響擴展器的工作。
圖6是一階低通數字濾波器的信號流圖。一階低通數字濾波器可用在圖3所示的濾波器塊350中。該濾波器是一個帶有通過單位延遲塊615的反饋單迴路的HR濾波器。一個輸入信號進入加法器601。加法器601的輸出被送往分頻器605並乘上係數A。係數A決定了濾波器的截止頻率，它通常設為小於1的數。分頻器605的輸出被送往加法器611。加法器611的輸出用單位延遲塊615延遲。單位延遲塊615的輸出負反饋給加法器601，同時正反饋給加法器611。單位延遲塊615代表一個字周期的延遲，在此例中為24個位周期。加法器611的輸出還被送往加法器621，其將減去加法器601的輸出。加法器621的輸出與輸入信號在加法器626相加。加法器626的輸出用分頻器631乘上係數B，以產生一個輸出信號。一般而言，係數B為2分之1，以產生一個單增益的數字濾波器。
圖7是根據一個優選實施例的簡化一階低通數字濾波器的信號流圖。由於濾波器塊350之後跟隨一個分頻器塊360，如圖3所示，濾波器塊350中的分頻器631與濾波器塊350外的分頻器塊360組合以減少複雜性。注意該簡化濾波器為雙倍增益而不是單增益，因為圖6所示的最後的分頻器631已經從濾波器中去掉了。
一個輸入信號進入加法器701。加法器701的輸出被送往分頻器705並乘上係數A。係數A決定了濾波器的截止頻率，它通常設置為小於1的數。在這個例子中，係數A設為2-10加上2-11，產生一個8Hz的濾波器截止頻率。分頻器705的輸出送到加法器711。加法器711的輸出用單位延遲塊715延遲。單位延遲塊715的輸出負反饋給加法器701，同時正反饋給加法器711，並正反饋給加法器726。加法器711還輸出到加法器726，加法器726將單位延遲塊715的輸出相加以產生一個輸出信號。
圖8是根據一個優選實施例的簡化一階低通數字濾波器的位串行實施圖。這個位串行濾波器可用在圖3所示的濾波塊350中。該濾波器產生一個輸出，該輸出在一段預定時間(例如20毫秒)內具有來自圖3所示檢波器塊320信號的平均電平。
為構成一24位IIR數字濾波器，將三個基本的位串行組成塊組合在一起。復位多數復用器800，813使得濾波器復位而不用附加的可復位觸發器。該觸發器在申請號為No.08/631,321的題為″將位串行濾波器設置為全零狀態的方法和裝置″的發明(發明人是James C.Baker和DaniseRiemer)中作了說明。一輸入信號進入加法器塊801。圖3中所示的位串行控制器390發出一個為″1″的控制信號c
作為每個進入加法器的字的最低有效位LSB。位中繼器塊802在來自圖3所示位串行控制器390的控制信號c
和c[11]的指示下，通過將輸入字的每一位向右移動11位而將加法器塊801的輸出用2-11的係數分頻。同時，加法器塊801的輸出也進入位中繼器塊804，在此按c
和c[10]的控制將輸入字作2-10分頻。位中繼器塊804的輸出由移位寄存器806延遲1位的時間周期，以便在控制信號c[12]變為高電平時加數能同時到達加法器塊810。加法器塊810的輸出是來自加法器塊801並由係數A(等於2-10加上2-11分頻，以產生8Hz的濾波器截止頻率，採樣速率為32kHz。然後加法器塊810的輸出就進入加法器塊811。圖3中的位串行控制器用信號C[12]指示何時一個字的LSB進入加法器。
加法器塊811的輸出用移位寄存器815延遲了12倍的位時間周期(12/f位)。因為位中繼器塊802，804和移位寄存器806已經將一個字延遲了12位的時間周期，所以要在移位寄存器815的輸出端產生一個24位時間周期，只需要另外12位時間周期延遲即可。移位寄存器815的輸出負反饋給加法器塊801，同時通過移位寄存器817正反饋給加法器塊826。移位寄存器817將一個字延遲12倍的位時間周期(12/f位)，以便在控制信號c[12]變為高電平時加數能到達加法器塊811和826。
圖9是根據一個優選實施例的位串行分頻器和溢出檢測塊的實施圖。該分頻器和溢出檢測塊可用在圖3所示的分頻器塊360中。分頻器部分對於正向溢出檢測實現8倍的增益。然後分頻器的10個最高有效位被鎖定並保持一個完整的字周期，以用作乘法器增益項g[1]-g[10]。如果分頻器的輸出中檢測到溢出，乘法器增益項是無效的，並且分頻器塊340的輸出旁路繞過乘法塊380，如圖3所示。否則，最大的乘法器增益是由10位乘法器增益項(來自分頻器塊360)決定的1023/1024。
或(OR)門901，902，903與控制信號c[11]，c[15]，c[16]，c[17]一起產生一個系統預置的字，作為乘法器增益項，表示有額定(2.9kHz)偏差的1kHz信號的電平。多數復用器905允許通過擴展器使能信號在系統預置乘法器增益項和由擴展器輸入信號計算出的增益項之間作出選擇。復位多數復用器910使得分頻器塊920復位而不必使用可復位的觸發器，這種觸發器在申請號為No.08/631,321的題為″將位串行濾波器設置為全零狀態的方法和裝置″的發明(發明人是James C.Baker和DaniseRiemer)中作了說明。分頻器塊920的一個輸出是8倍分頻後的一個輸入字，它被移位寄存器950延遲1個位時間周期，以將此輸出與分頻器塊920的其它指示溢出是否發生的輸出同步。鎖定塊960將輸出的10個最高有效位保持，以用作乘法器增益項g[1]-g[10]。分頻器塊920和鎖存器塊960在下面將作更詳細的說明。
圖10是根據一優選實施例的帶有正溢出檢測電路的位串行分頻器塊的詳細圖。該分頻器可用在圖9所示的分頻器塊920中。因為輸入到該電路的信號總是正的，所以只需檢測正的溢出。用觸發器1010，1011，1012將一個字的每一位向左移三位產生乘上2-3的結果，得到乘8的輸出。在字的最高有效位MSB到達之前是檢測不到溢出的。這樣，這個塊的溢出檢測的合適時間是在控制信號c[23]為″1″時。如果輸入字的三個最高有效位在觸發器1010，1011，1012中時，或(OR)門1020，1021即指示觸發器中是否是″1″。如果當信號c[23]為高電平，在這三個觸發器中有1個以上是″1″時，就指示有溢出，溢出信號發往圖9所示的鎖存器塊960。
圖11是根據一優選實施例的10位鎖存器的詳細圖。該電路可用於圖9所示的鎖存器塊960中，以將分頻器塊920輸出的10個最高有效位和溢出檢測信號鎖存1個字周期。當控制信號c[22]是″1″時，分頻器塊920輸出的10個最高有效位將位於觸發器1101-1109。當下一個控制信號c[23]變為″1″時，這些位將傳送給觸發器1111-1120，並受反相器1130的信號控制而以並行格式保持一個字周期。溢出檢測信號由觸發器1140鎖存和保持。
圖12是根據一優選實施例的乘法器的詳細圖。該乘法器可用於圖3所示的乘法器塊380。來自圖9所示鎖存器塊960的10位字以並行格式發往各個與(AND)門1201-1210的第一個輸入端，同時一個24位字以位串行格式發往各個與(AND)門的另一個輸入端。10個位中繼器1221-1230將位串行輸入作2-1到2-10的分頻。分頻僅對那些增益項設為″1″並通過與(AND)門的位進行。移位寄存器1241-1249將位中繼器的輸出同步，從而將10個分頻後的位通過加法器1251-1259累加，以產生一個24位輸出字。
回到圖3，當通過反相器373的控制信號c[5]設置觸發器時，多數復用器385根據通過D觸發器375的溢出檢測信號是否為高電平而確定是使乘法器380的輸出通過還是僅僅讓雙分頻器塊340的第一個被分頻的輸出通過。如果發生溢出，乘法器塊380的輸出就無效了。於是，雙分頻器340的第一個輸出直接發往分頻器和限幅器塊395。如果未檢測到溢出，乘法器塊380的輸出就發往分頻器和限幅器塊395。
圖13是根據一個優選實施例的位串行分頻和限幅電路的實施圖。這個分頻和限幅電路可用於圖3所示的分頻器和限幅器塊395。多數復用器385的輸出優選被分頻以增加信號的動態範圍。但是，分頻信號可能超過接收機的動態範圍，這樣就要限幅。復位多數復用器1300可以將電路設置為全零狀態而不需使用可復位觸發器，這種觸發器可見於申請號為No.08/631,321的題為″將位串行濾波器設置為全零狀態的方法和裝置″的發明(發明人是James C.Baker和Danise Riemer)。觸發器1310，1311將字中的每一位向左移動兩位以得到四分頻的結果。當控制信號c[23]為高電平時，符號位就在觸發器1310的輸入中，而其後的兩個最高有效位(MSB)則輸出到觸發器1310，1311中。這三個位發往正溢出檢測電路1340和負溢出檢測電路1350。邏輯門1341-1343判定正溢出是否發生，而邏輯門1351-1353則判定負溢出是否發生。或(OR)邏輯門1361和觸發器1363指示溢出是否發生，而觸發器1362則具體指明負溢出是否發生。當控制信號c[23]為″1″時，觸發器按反相器1390來的信號指示將溢出檢測信號鎖存。
如果發生了溢出，多數復用器1370就收到一個高的溢出檢測信號，並要根據溢出是正還是負來傳送最大正值數字字或是最大負值數字字。如果溢出為負，具有異或門(XOR)1364和反相器1365的最大值字發生器1366將通過最低的可能值字。如果溢出為正，最大值字發生器1366將通過最高的可能值字。最低和最高的可能值字用控制信號c[21]和來自負溢出檢測電路1350的負溢出信號產生，作為異或(XOR)門1364的輸入。如果沒有溢出，來自移位寄存器1312的信號就通過多數復用器1370而不受幹擾。多數復用器1370的輸出優選為位串行數字擴展器的輸出。
這樣，可以用一個位串行擴展器來減少門的數目、矽面積、以及電路的電流消耗。儘管在上面對位串行擴展器的具體部件及功能作了說明，由熟練的技術人員對其功能的增加或減少都屬於本發明的實質和範圍。本發明僅由附加的權利要求來限定。
權利要求
1.一種具有一個信號輸入的位串行數字擴展器，其特徵在於包括一個位串行雙分頻器與所述信號輸入耦連；一個位串行檢波器與該位串行雙分頻器的第一個輸出耦連；一個位串行濾波器，與該位串行檢波器的輸出耦連；以及一個位串行乘法器與該位串行雙分頻器耦連，並與該位串行濾波器的輸出耦連。
2.根據權利要求1的位串行數字擴展器，其特徵在於還包括一帶有正溢出檢測電路的位串行分頻器，該電路耦連於該位串行濾波器的輸出和該位串行乘法器之間。
3.根據權利要求2的位串行數字擴展器，其特徵在於，帶有正溢出檢測電路的位串行分頻器包括至少一個觸發器，用於對輸入信號分頻；以及一個與每個(至少一個)觸發器的輸出相連的正溢出檢測電路。
4.根據權利要求1的位串行數字擴展器，其特徵在於還包括一個開關，其第一個輸入與所述位串行乘法器的輸出相連，其第二個輸入與所述位串行雙分頻器的第一個輸出相連。
5.根據權利要求4的位串行數字擴展器，其特徵在於還包括一位串行分頻和限幅電路，其與所述開關的輸出相連。
6.根據權利要求1的位串行數字擴展器，其特徵在於，所述位串行雙分頻器具有一信號輸入，並包括一第一位中繼器與信號輸入相連；以及一第二位中繼器與該第一位中繼器的輸出耦連。
7.根據權利要求1的位串行數字擴展器，其特徵在於，所述位串行檢波器包括一移位寄存器，具有一個字時間周期的的延遲；一觸發器，與該移位寄存器的輸入耦連；以及一邏輯門，與所述移位寄存器和觸發器耦連，其中所述觸發器在字的符號位輸入所述移位寄存器時將該字的符號位鎖存。
8.根據權利要求1的位串行數字擴展器，其特徵在於，所述位串行濾波器包括一個數字濾波器。
9.根據權利要求1的位串行數字擴展器，其特徵在於，所述位串行濾波器包括一低通濾波器。
10.根據權利要求1的位串行數字擴展器，其特徵在於，所位串行乘法器包括一第一邏輯門，其具有一位串行輸入和一位並行輸入；一第二邏輯門，其具有一位串行輸入和一位並行輸入；一第一位中繼器，其與所述第一邏輯門的輸出耦連；一移位寄存器，其與所述第一位中繼器的輸出耦連；一第二位中繼器，其與所述第二邏輯門的輸出耦連；一加法器，其與所述第二位中繼器和移位寄存器的輸出耦連。
全文摘要
一種位串行擴展器,包括一位串行對分頻器塊(340),一位串行檢波器塊(320),一位串行低通數字濾波塊(350),一帶有溢出檢測塊的位串行分頻器(360),一位串行乘法器塊(380),以及一位串行分頻器和限幅器塊(395)。該位串行擴展器可用於AMPS蜂窩式電話接收機中,以生產一種接收機,其與相同功能的並行結構的接收機相比具有較小矽面積,較少門數目和較低電流消耗的特點。
文檔編號H03G7/00GK1175135SQ9710420
公開日1998年3月4日 申請日期1997年4月21日 優先權日1996年5月31日
發明者詹姆斯C·貝克 申請人:摩託羅拉公司