單片式mos－sc電路(其中的mos－sc為本領域公知術語)的製作方法
2023-05-18 23:21:51 1
專利名稱：單片式mos－sc電路(其中的mos－sc為本領域公知術語)的製作方法
技術領域：
本發明涉及藉助增強型絕緣柵場效應電晶體集成的一種單片式開關電容電路，以下簡稱MOS-SC電路，故它是在一個半導體晶片上面R內部實現的。
這種MO-SC電路的基本組成部分為-運算放大器，其相應的靜態電流由一電阻或由可為電流鏡一部分的電流源來確定。
-用於產生時鐘信號的在晶片上的時鐘振蕩器或RC時鐘振蕩器，其頻率由一個振蕩電阻及一個振蕩電容來確定，位於信號輸入端及信號輸出端之間的多個電容器，及電晶體形式的開關，在相應的運算放大器工作時通過這些開關由時鐘信號作時鐘控制地使相應電容器充電或放電。
在具有上述兩種類型時鐘振蕩器的MOS-SC電路的情況下，它們的頻率和/或頻率穩定性並非嚴格的。這種MOS-SC電路，例如為SC模/數轉換器或SC數/模轉換器或EP-A711976中所述的電路。
在這種MOS-SC電路的單片實現方案的情況下，即在設計各個半導體層的具體布局和由此所需的曝光掩模及擴散掩模-通稱的設計時，或在選擇具體的半導體工藝方法步驟時，尤其會出現以下重要問題a)一方面，運算放大器的起振時間(英文為建立時間)必須足夠短，以使由起振時間引起的誤差足夠小，例如計為0.1％，當一方面，起振時間不能這樣地短，以致功率需要大於必須的功率並由於噪音帶寬增大而增加噪音敏感性。
b)一個製成的運算放大器的具體起振時間是由確定其靜態電流的電阻實際實現值或由恆流源電流的實際實現值確定的，對此，製造容差在所有情況下都處於20％的範圍內。
c)各個晶體三極體的具體互導實質上依賴於各個半導體區域的摻雜容差，依賴於產生的或澱積的二氯化矽層的厚度，也即現有的在柵極區域之外，也即所謂的場氧化層的厚度，依賴於柵極閾值電壓的容差及溝道長度的容差；對此，製造容差處於50％的範圍內。
d)電容器的電容量的容差具體值通常為20％。
e)作開關用的電晶體的導電狀態的電阻、也即它們的所謂相應的ON電阻一方面必須足夠小，以使得由它及相關的電容形成的時間常數足夠小，另一方面不能這樣的小，以致會形成時鐘信號的幹擾(clockfeedthrough)及漏電效應大於必須值。
f)各個開關-電容單元的時間常數與相應運算放大器的起振時間以及與工作溫度和工作電壓的具體值一起確定了總的起振時間。在此情況下，相應的開關-電容-運算放大器單元必須在內時鐘振蕩器產生的脈衝所確定的時間寬度內起振。在此情況下，所有上述容差起作用或被考慮，根據以上所述它們在50％的範圍內。在此情況下在晶片上的RC時鐘振蕩器的頻率容差在20％至30％的範圍內。
g)因為上述SC電路的容差及剛述的時鐘振蕩器的容差一般彼此不相關，因此要相加，對於上述設計從最壞情況的觀點來看將得到過大而不能被考慮的容差範圍。這種情況可用時鐘信號的周期及運算放大器起振時間所需典型值之間的差來說明，在這裡該差值被稱為裕度(Margin)M，及在最壞情況下處於80％的範圍內。甚至在上述SC電路的容差及時鐘振蕩器的容差彼此相關時；至多可達到30％的裕度。
本發明旨在解決關於有效地減小在設計中要考慮的容差範圍或裕量的這些問題。
為此本發明由一個藉助於增強型絕緣柵場效應電晶體集成的單塊式開關-電容電路組成，-具有至少一個運算放大器，--它包含一個作為持續導通電流狀態工作的電晶體實施的並確定其靜態電流的電阻；具有一個產生時鐘信號的在晶片上的時鐘振蕩器，--它或是一個RC時鐘振蕩器，其頻率由作為持續導通電流狀態工作的電晶體實施的一個振蕩電阻及一個振蕩電容來確定，--或一個電流可控的時鐘振蕩器，其頻率由運算放大器的靜態電流確定；-具有至少一個電容器；及-具有至少一個電晶體形成的開關，通過它在運算放大器工作時由時鐘信號作時鐘控制地使電容器充電或放電。
根據本發明的一個優選實施例，持續導電的電晶體是一個適當偏置的CMOS傳輸門。
為了獲得上述問題的解決，在本發明中不但是確定運算放大器靜態電流的電阻而且共同確定頻率的振蕩器電阻均作為一個持續導通電流狀態工作的MOS電晶體的ON電阻來實施。
本發明的一個優點在於，可使容差範圍或裕度趨於10％，因為SC電路的速度由時鐘信號的周期標定(tracked)。
因此作為另一優點得到了較小的噪音電平，因為由於較窄的運算放大器帶寬，由幹擾引起的噪音頻譜在時鐘信號頻率以上的頻率範圍內以較小程度出現。此外，上述功率需要減少了及上述時鐘信號幹擾極大程度地被避免了。
現在將藉助附圖中的各圖詳細地說明本發明及其另外的特性，在附圖中相同的或彼此相應的部分使用相同的標號。
圖1a到1c表示具有藉助CMOS傳輸門實現的導通及非導通開關區段的簡單SC電路的電路圖；圖2表示RC振蕩器的電路原理圖；圖3表示根據本發明的一個RC時鐘振蕩器的電路圖；圖4表示用CMOS工藝實現的一個電流可控時鐘振蕩器的電路原理圖；圖5表示用P溝道電晶體實現的一個簡單差分放大器的電路原理圖；圖6表示MOS或CMOS運算放大器的各種簡單的靜態電流調整電路的電路圖；圖7a到7c表示MOS或CMOS運算放大器的各種根據本發明的靜態電流調整電路的電路圖；圖8至11表示不同的裕度示意圖。
圖1a表示一個簡單SC電路的電路圖，它可被理解為在其上構成開關電容的普遍SC電路的基本電路。一個輸入端E一方面可通過第一轉換開關1的第一開關路徑1c連接到第一電容K1的第一端子，另一方面可通過第二開關路徑1o連接地參考電位Vref，它例如可為一電路零點的電位。
第一電容K1的第二端，一方面可通過第二轉換開關2的第一開關路徑2o連接到一個運算放大器3的反相輸入端，另一方面可通過第二開關路徑2c與參考電位Vref相連接。運算放大器3的非反相輸入端與參考電位Vref相連接。運算放大器3的一個輸出端A通過第二電容K2連接到反相輸入端，因此也可連接到第一電容K1的第二端。
在圖1a中所示的兩個轉換開關1、2的開關位置上，第一電容器K1被在輸入端E上出現的信號充電。如果這兩個轉換開關1、2轉換到它們另外的開關位置，充電被中斷或結束，及在第一電容器K1上充入的電荷將繼續傳遞給第二電容器K2。
作為SC電路中轉換開關的導通及非導通開關路徑的優選實施的例子，可使用CMOS傳輸門，該CMOS傳輸門是集成CMOS電路的公知部分電路，即具有互補增強型絕緣柵場效應電晶體的集成電路的公知部分電路。為了實現該開關路徑也可使用均勻導電型的場效應管。
圖1b及1c分別表示藉助CMOS傳輸門實現開及關的開關路徑So和Sc的方案。它由一個P溝道電晶體Tp及一個N溝道電晶體Tn的可控電流路徑的並聯電路組成。
為了根據圖1b使兩個電晶體關斷並由此使兩電流路徑不導通，公知地在P溝道電晶體Tp的柵極加上一電壓VDD，並同時在N溝道電晶體Tn的柵極加上一電壓VSS。電壓VDD大大地比P溝道電晶體Tp的柵極閾值電壓負，電壓VSS大大地比N溝道電晶體Tn的柵極閾值電壓正。
為了根據圖1c使兩個電晶體的兩個路徑導通，現在在P溝道電晶體Tp的柵極上加上一電壓VSS，並同時在N溝道電晶體Tn的柵極上加上一電壓VDD。現在電壓VDD大大地比P溝道電晶體Tp的柵極閾值電壓正，及電壓VSS大大地比N溝道電晶體Tn的柵極閾值電壓負。這兩個導通的互補電晶體由此成為一個電阻RON，它通常具有10KΩ數量級的值。
圖2中表示一個RC振蕩器的原理電路圖。通過一個振蕩器電阻Wo，一個振蕩器轉換開關So使一個振蕩器電容Ko在電壓VDD和VSS之間來迴轉換。為使其能自振蕩的工作，將振蕩器電阻Wo及振蕩器電容Ko的連接點連接到一個施密特觸發器4的輸入端，該觸發器的一個輸出端與振蕩器轉換開關So的控制輸入端相連接。由此在該輸出端上形成一個矩形波信號，它的頻率實質上由以電阻Wo及電容Ko構成的RC單元的時間常數來確定。該時間常數公知為等於電阻Wo的值R及電容器Ko的值C的乘積。
在圖3中表示出根據本發明一個方面的一個RC時鐘振蕩器的、並與圖2電路圖極為對應的電路圖。它與圖2的區別在於其電阻Wo是由根據圖1C的持續導通的CMOS傳輸門實現的，因此電阻Wo的值R有R＝RON。
圖4表示通常以CMOS工藝實現的電流可控的時鐘振蕩器的原理電路圖。在此情況下，根據圖2及3的電阻Wo是通過一個CMOS電流鏡來代替的。該電流鏡是由一個P溝道電晶體P1及一個N溝道電晶體N1的形成串聯電路及另一P溝道電晶體P2及另一N溝道電晶體N2構成的。
在該串聯電路中，可控的P溝道電晶體P1RN溝道電晶體N1的電流路徑是這樣串聯的，即P溝道電晶體P1的漏極與電壓VDD相連接及N溝道電晶體N1的源極與電壓VSS相連接。
P溝道電晶體P2的漏極同樣接到電壓VDD，及N溝道電晶體N2的漏極同樣接到電壓VSS。兩個N溝道電晶體N1、N2的柵極彼此相連接並再連接到串聯電路的兩個電晶體的連接點，即N溝道電晶體N1的漏極及P溝道電晶體P1的源極。在這個連接點上也連接有兩個P溝道電晶體P1、P2的相應柵極。
另一個P溝道電晶體P2的源極連接到轉換開關So的第一輸入端，及另一N溝道電晶體的漏極連接到轉換開關So的第二輸入端。轉換開關的輸出端，如圖3那樣與施密特觸發器4的輸入端及與電容Ko相連接。
在電壓VDD及P溝道電晶體P1的柵極之間加上一個偏壓Vb，它將參與確定在該電晶體中流過的靜態電流Io。因此藉助偏壓Vb可由使用者調節靜態電流Io。
根據一個電流鏡的公知特性，因此在另一P溝道電晶體P2中也流過該靜態電流Io，如果如圖4中表示的，轉換開關So處於圖中所示位置，則使電容Ko充電。
如果施密特觸發器4使轉換開關So轉換到其另一開關位置，則電容器Ko將以靜態電流Io放電。這時該靜態電流Io即通過另一N溝道電晶體N2流通，因為在N溝道電晶體N1中也流過該靜態電流並且這取決於電流鏡的特性。
圖5中表示一個簡單的用P溝道電晶體實現的差分放大器，它作為運算放大器的基本單元。該差分放大器包括兩個放大電晶體V1、V2，它們的漏極彼此相連接，並且通過一個恆流電晶體V3的可控靜態電流路徑與電壓VDD相連接。在它的柵極及電壓VDD之間加上偏壓VD1，它參與確定在該電晶體中流過的靜態電流Ib。因此，在這種情況下，也藉助該偏壓可由使用者調節靜態電流。
在放大電晶體V1及放大電晶體V2中流過靜態電流I1及I2，其中根據差分放大器的特性，這兩個電流的和保持恆定並等於靜態電流IbI1+I2＝Ib＝costant根據在放大電晶體V1、V2的相應柵極上可變信號Vi1及Vi2的差值進行對這兩個放大電晶體V1、V2上靜態電流的分配，以使得在其中流過可變的電流i1、i2。這些電流i1、i2將在後面的運算放大器級中或另外的集成電路級中被繼續處理。
對於這種差分放大器的互導gm，有gm=(i1-i2)/(vi1-vi2)2pIbw/1.]]>式中βp是一個取決製造的常數。
儘管具有基於所述差分放大器基本單元實現運算放大器的各種可能方式，但運算放大器的互導總是差分放大器基本單元互導的函數。因此運算放大器的帶寬及極頻率fp是靜態電流Ib的常數，因為對於fp有fp＝gm/(2πc)，式中C表示放大器輸出端的容性負載。
在兩級放大器的情況下，C是公知的Miller電容。在任何情況下容性負載C必須與在SC電路及時鐘振蕩器中通常使用的電容是相同類型的。
在圖6中表示出MOS或CMOS運算放大器的各種簡單的靜態電流調節電路的電路圖。圖6a表示一個P溝道電晶體P，它的可控電流路徑在電壓VDD及電壓VSS之間與一電阻W串聯，該電阻具有電阻值R。
電晶體P的柵極連接到該管與電阻W的連接點，及在該柵極上加上偏壓Vb1，它參與確定在由電阻W及電晶體P組成的串聯電路中流過從靜態電流Ib。至所以說參與確定，是因為靜態電流Ib還依賴於電晶體W的溝道區域的參數，即依賴於商w/l(w是所述溝道的寬度及l是其長度)。對於靜態電流Ib有Ib～(VDD-VSS-Vb1)R。
在圖6b的電路中將圖6a中的電阻W用一個恆流源Q來取代。在圖6c中，在電壓VSS側上一個N溝道電晶體N的可控電流路徑與電阻W相串聯。電晶體N的柵極連接到它與電阻W的連接點，在該柵極端子上加上偏壓Vb2，它附加地參與確定在由電晶體P、電阻W及電晶體N組成的串聯電路中流過的靜態電流Ib，對於該靜態電流Ib，有Ib～(VDD-VSS-Vb1-Vb2)/R。
在圖6d中，圖6c中的電阻W由一個連接成二極體的P溝道電晶體Dp代替，這時所說P溝道電晶體Dp的可控電流路徑被插入到由P溝道電晶體P及N溝道電晶體N組成的串聯電路中，在此情況下，電晶體Dp的柵極連接到它與N溝道電晶體N的連接點，也至後者的柵極上。
在圖6e中，圖6c中的電阻W由一個連接成二極體的N溝道電晶體DN代替，這時所說的N溝道電晶體DN的可控電流路徑被插入到由P溝道電晶體P及N溝道電晶體N組成的串聯電路中，在此情況下，電晶體DN的柵極連接到它與P溝道電晶體P的連接點，也至後者的柵極上。
通常各個連接成二極體的電晶體Dp或DN具有小的w/l比，以便能獲得小功率損耗的靜態電流調節電路。
在圖6f中表示出一個具有非常小功耗的靜態電流調節電路。它由兩個並聯支路構成。在其每支路中流過靜態電流Ib。在圖6f中，第一電路路徑即左方的電路路徑，從電壓VDD開始看，它由P溝道電晶體P、N溝道電晶體N及電阻W的串聯電路組成。圖6f中第二電路路徑即右方電路路徑，從電壓VDD開始看，它由P溝道電晶體P』或N溝道電晶體N』的串聯電路組成。
另一P溝道電晶體P』的柵極連接到P溝道電晶體P的柵極。另一N溝道電晶體N』的柵極與N溝道電晶體N的柵極相連接並與另外兩個電晶體的連接點相連接。N溝道電晶體N的柵極及其漏極之間的如圖6e中所具有的連接，在此並不具有。
該N溝道電晶體，現在與各電晶體P、P』、N』的各自的w/l比值相比較具有增大的w/l比；在電晶體P、P』、N』的情況下該比值用標記1x來表示，而在電晶體N的情況下則用標記4x來表示，其中4x旨在表示其w/l比是電晶體P、P』、N』的w/l比的4倍。
由電晶體P、P』構成的電流鏡保證了在第一電路路徑中的靜態電流Ib與在第二電路路徑中的靜態電流Ib相同。因此電晶體N』的柵-源電壓VgsN』小於電晶體N的柵-源電壓VgsN。故對於靜態電流Ib有lb＝(VgsN』-VgsN)/R。
在圖7a至7c中表示出可與圖6a、6c及6f相比擬的靜態電流調節電路，其中根據本發明，相應的電阻W由圖1c中的持續導通的可控CMOS傳輸門所代替。
為了說明通過本發明可達到的優點，在圖8至11的相應兩個部分圖a)及b)中示出了一些裕度的條形圖，這些圖是根據上述的定義，可對照段落g)。部分圖a)各涉及MOS-SC電路所需的起振時間，而相應的部分圖b)涉及時鐘信號的周期。
在此情況下，通過空白的矩形表示相應的平均容差範圍，通過陰影線的矩形表示彼此相關的容差部分範圍，及通過窄的填裡矩形表示典型值。
如上面已經陳述的，圖8a及8b分別表示一個集成MOS運算放大器所需起振時間的平均容差範圍(±50％)及作為時鐘發生器工作的石英振蕩器的容差範圍。這裡由此所得到的裕度MQ約為55％。
圖9a及9b表示當在它們的容差範圍之間沒有任何相關性時，在一個集成MOS運算放大情況下(容差範圍也為±50％)，及一個作為時鐘發生器的普通晶片上的RC振蕩器的情況下的狀態。圖9a與圖8a相同，而圖9b表示晶片上RC振蕩器的平均容差範圍為±30％。這裡的裕度MRC約為80％。
圖10a及10b表示當在它們的容差範圍之間存在典型相關性時，在一個作為時鐘發生器的普通晶片上的RC振蕩器的情況下它們之間的關係。圖10a表示一個集成MOS運算放大器所需的起振時間的平均容差範圍也為±50％，及其部分容差範圍為±25％。
因此，圖10b晶片上RC振蕩器容差範圍的左邊緣被一直移到圖10a中的典型值上。因為該容差範圍具有同樣為25％的相關部分容差範圍，這裡的裕度MRCK僅為≈30％，但這也仍然太大。
根據本發明，依照圖11a、及11b，現在該運算放大器的起振時間的相應部分容差範圍(圖11a)及晶片上RC振蕩器的相應容差部分範圍(圖11b)各可能增大到±40％，其結果是，現在裕度MErf僅為≈10％。因而該MOS-SC電路的設計可以建築在大大改善了的邊界條件的基礎上。
雖然參照圖8至11說明了在使用一個晶片上RC振蕩器的情況，但相似的考慮也適用於根據本發明的電流可控的時鐘振蕩器。
在功耗的容差不能不考慮的各情況下，在設計MOS-SC電路布局時可設置一種可微調的及可調節的靜態電流。倘若那樣，當確定靜態電流的電阻增大時總的靜態電流將增大。可以這樣來實現，例如用愈來愈多的CMOS傳輸門串聯，或例如將用於靜態電流的電流鏡的相應電流放大係數增大。
對於單個MOS-SC電路所需的調整值可在製造過程中對它們的測試期間來獲得並將其存儲到一個存儲器、例如EEPROM或諸如此類中。
該靜態電流的微調不會使裕度Merf很大增加。通常25％的微調電壓就足以達到可接收的供電電流容差，因為對於開關的起振時間該差的上升，考慮其指數關係將不會太大。因而，在本發明中，起振時間誤差與供電電壓、溫度及過程參數的變化的關係不大。
權利要求
1.藉助增強型絕緣柵場效應電晶體集成的單片式開關電容電路，-具有至少一個運算放大器，--它包含一個作為持續導通電流狀態下工作的電晶體實施的並確定其靜態電流的電阻；-具有一個產生時鐘信號的單片時鐘振蕩器，--它或是一個RC時鐘振蕩器，其頻率由作為持續導通電流狀態下工作的電晶體實施的一個振蕩電阻及一個振蕩電容來確定，-或一個電流可控的時鐘振蕩器，其頻率由運算放大器的靜態電流確定；一具有至少一個在一信號輸入端及一信號輸出端之間的電容器；及一具有至少一個電晶體形成的開關，通過它在運算放大器工作時由時鐘信號作時鐘控制地使電容器充電或放電。
2.根據權利要求1的開關電容電路，其中持續導通電流狀態下的電晶體是一個適當偏置的CMOS傳輸門。
全文摘要
為了顯著地減小在設計藉助增強型絕緣柵場效應電晶體集成的這樣一種單片式開關電容電路(MOS－SC電路)時考慮的容差範圍或裕度,設置了:至少一個運算放大器,該運算放大器包含一個作為持續導通電流狀態工作的電晶體實施的並確定其靜態電流的電阻;用於產生一時鐘信號的晶片上的時鐘振蕩器,它或是一個RC時鐘振蕩器,其頻率由作為持續導通電流狀態工作的電晶體實施的一個振蕩電阻參與確定,或是一個電流可控的時鐘振蕩器,其頻率由運算放大器的靜態電流確定;至少一個在一信號輸入端及一信號輸出端之間的電容器及至少一個電晶體形成的開關,通過它在運算放大器工作時由時鐘信號作時鐘控制地使電容充電或放電。
文檔編號H03K3/02GK1194501SQ9711939
公開日1998年9月30日 申請日期1997年9月30日 優先權日1996年10月2日
發明者皮特魯斯·H·西辛克 申請人:恩德萊斯和豪瑟爾股份有限公司, 恩威科·邁斯和萊格爾泰尼克股份有限, 公司, 維加·格裡沙伯公司, 卡夫裡科公司