一種製備浮柵型非易失性存儲器中複合俘獲層的方法
2023-05-05 20:45:06 2
專利名稱：一種製備浮柵型非易失性存儲器中複合俘獲層的方法
技術領域：
本發明涉及微電子器件及存儲器技術領域，尤其涉及一種採用化學氣相澱積工藝製備浮柵型非易失性存儲器中複合俘獲層的方法
背景技術：
非易失性存儲器，它的主要特點是在不加電的情況下也能夠長期保持存儲的信 息，它既有ROM的特點，又有很高的存取速度。隨著多媒體應用、移動通信等對大容量、低功 耗存儲的需要，非易失性存儲器，特別是閃速存儲器(Flash)，所佔半導體器件的市場份額 變得越來越大，也越來越成為一種相當重要的存儲器類型。當前市場上的非易失性存儲器以快閃記憶體(Flash)為主流，但是快閃記憶體器件存在操作電 壓過大、操作速度慢、耐久力不夠好以及由於在器件縮小化過程中過薄的隧穿氧化層將導 致記憶時間不夠長等缺點。理想的非易失性存儲器應具備操作電壓低、結構簡單、非破壞性 讀取、操作速度快、記憶時間(Retention)長、器件面積小、耐久力(Endurance)好等條件。作為對快閃記憶體技術的改進和發展，納米晶浮柵非易失性存儲器和電荷俘獲型非易失 性存儲器受到廣泛關注，結合上述兩種新型存儲器優點的複合俘獲浮柵非易失性存儲器 (Hybird Trapping Floating-Gate NonvolatileMemory)具有很好的應用前景。其電荷存 儲於俘獲介質/納米晶層/俘獲介質堆疊的複合俘獲層中，可以得到更大的存儲窗口 ；由於 受到陷阱能級的束縛，電子不易丟失，從而能有效改善器件的保持特性；同時可以抑制過擦 現象，降低操作電壓，綜合改善器件性能。但是目前器件中複合俘獲層的製作大多採用多次 生長的方法，製作複雜，成本高，不利於工業實現。
發明內容
(一)要解決的技術問題針對上述現有浮柵型非易失性存儲器中複合俘獲層製作方法存在的不足，本發明 的主要目的在於提供一種製造工藝簡單、製造成本低、器件產率高的浮柵型非易失性存儲 器中複合俘獲層的製備方法。( 二 )技術方案為達到上述目的，本發明提供了一種製備浮柵型非易失性存儲器中複合俘獲層的 方法，該方法包括選擇至少兩種前軀體在隧穿介質層上採用化學氣相澱積方法生長俘獲層；在生長俘獲層的過程中，關閉其中一種或幾種前軀體，僅保留含有納米晶材料組 分的前軀體進行澱積，以形成納米晶材料過剩的內嵌薄層；形成內嵌薄層後，恢復原工藝條件，打開所有前軀體繼續生長俘獲層；生長完畢，快速熱處理形成納米晶與俘獲層堆疊的複合俘獲層結構。上述方案中，該方法採用LPCVD、PECVD或ALD設備，通過對工藝的控制形成複合俘 獲結構。
上述方案中，所述選擇的前軀體材料包括Si3N4、SiON, Ru02、NiO2、HfSiOx、HfSiON、 HfAlOx, Al2O3或AlN中的至少兩種。上述方案中，所述選擇的至少兩種前軀體，其中一種為只含有納米晶材料組分。上述方案中，所述俘獲層中內嵌的納米晶薄層為Si、Al、M或Ru材料，薄層厚度為 1 3nm。上述方案中，所述生長完畢後，經適當的高溫快速熱退火工藝形成納米晶薄層嵌入俘獲層的複合俘獲結構。(三)有益效果從上述技術方案可以看出，本發明具有以下有益效果1、利用本發明，器件的加工工藝與傳統CMOS工藝兼容。2、本發明提供的浮柵型非易失性存儲器中複合俘獲層的簡易製作方法可以極大 的簡化工藝製程，降低製作成本，為器件的走向實際應用打下基礎。
圖1是本發明提供的製備浮柵型非易失性存儲器中複合俘獲層的方法流程圖；圖2是本發明製備的浮柵型非易失性存儲器中複合俘獲層的基本結構示意圖；圖3-1是在隧穿介質層上澱積俘獲層的示意圖；圖3-2是關閉適當的前軀體以形成納米晶材料內嵌薄層的示意圖；圖3-3是打開前軀體繼續澱積俘獲層的示意圖；圖3-4是快速熱處理形成複合俘獲結構的示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照 附圖，對本發明進一步詳細說明。如圖1所示，圖1是本發明提供的製備浮柵型非易失性存儲器中複合俘獲層的方 法流程圖，該方法包括以下步驟步驟101 選擇至少兩種前軀體在隧穿介質層上採用化學氣相澱積方法生長俘獲 層；步驟102 在生長俘獲層的過程中，關閉其中一種或幾種前軀體，僅保留含有納米 晶材料組分的前軀體進行澱積，以形成納米晶材料過剩的內嵌薄層；步驟103 形成內嵌薄層後，恢復原工藝條件，打開所有前軀體繼續生長俘獲層；步驟104 生長完畢，快速熱處理形成納米晶與俘獲層堆疊的複合俘獲層結構。該方法採用LPCVD、PECVD或ALD設備，通過對工藝的控制形成複合俘獲結構。步驟101中所述選擇的前軀體材料包括Si3N4、SiON, RuO2, NiO2, HfSiOx, HfSiON、 HfA10x、Al2O3或AlN中的至少兩種。所述選擇的至少兩種前軀體，其中一種為只含有納米晶 材料組分。步驟102中所述俘獲層中內嵌的納米晶薄層為Si、Al、Ni或Ru材料，薄層厚度為 1 3nm。步驟103中所述生長完畢後，經適當的高溫快速熱退火工藝形成納米晶薄層嵌入俘獲層的複合俘獲結構。圖2示出了本發明製備的浮柵型非易失性存儲器中複合俘獲層的基本結構示意 圖。在本發明的一個實施例中，採用PECVD生長Si3N4/Si納米晶/Si3N4複合俘獲層。首先採用前軀體SiH2Cl2和NH3澱積生長4nm的Si3N4材料，然後關閉NH3,只採用SiH2Cl2進 行澱積，形成2nm的Si薄層，然後重新打開NH3繼續澱積4nm的Si3N4材料。澱積完成後， 對樣品進行快速熱退火處理，使內嵌Si薄層形成納米晶，完成複合俘獲層的製備。圖3-1至3-4是用來說明本發明一個實施例的示意圖。圖3-1是說明本發明一個實施例中使用PECVD，並選擇前軀體SiH2Cl2和NH3澱積 生長4nm的Si3N4材料的示意圖。圖3-2是說明本發明一個實施例中，形成4nm的Si3N4材料介質後關閉NH3，只用 SiH2Cl2進行澱積形成2nm的Si薄層的示意圖。圖3-3是說明本發明一個實施例中，重新打開NH3繼續澱積4nm的Si3N4材料的示 意圖。圖3-4是說明本發明一個實施例中，澱積過程結束後，對樣品進行快速熱退火處 理，使內嵌Si薄層形成納米晶，完成複合俘獲層的製備的示意圖。由上述可知，在本發明的實施例中，製備複合俘獲層只使用一種化學氣相澱積設 備，而通過對製程的控制來形成複合俘獲結構。這種製備方法，工藝簡單、製造成本低、與傳 統的矽平面CMOS工藝的兼容性非常好，便於工業應用和推廣。以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡 在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保 護範圍之內。
權利要求
一種製備浮柵型非易失性存儲器中複合俘獲層的方法，其特徵在於，該方法包括選擇至少兩種前軀體在隧穿介質層上採用化學氣相澱積方法生長俘獲層；在生長俘獲層的過程中，關閉其中一種或幾種前軀體，僅保留含有納米晶材料組分的前軀體進行澱積，以形成納米晶材料過剩的內嵌薄層；形成內嵌薄層後，恢復原工藝條件，打開所有前軀體繼續生長俘獲層；生長完畢，快速熱處理形成納米晶與俘獲層堆疊的複合俘獲層結構。
2.根據權利要求1所述的製備浮柵型非易失性存儲器中複合俘獲層的方法，其特徵在 於，該方法採用LPCVD、PECVD或ALD設備，通過對工藝的控制形成複合俘獲結構。
3.根據權利要求1所述的製備浮柵型非易失性存儲器中複合俘獲層的方法，其特徵在 於，所述選擇的前軀體材料包括 Si3N4、Si0N、Ru02、Ni02、HfSi0x、HfSi0N、HfA10x、Al203 或 AlN 中的至少兩種。
4.根據權利要求1所述的製備浮柵型非易失性存儲器中複合俘獲層的方法，其特徵在 於，所述選擇的至少兩種前軀體，其中一種為只含有納米晶材料組分。
5.根據權利要求1所述的製備浮柵型非易失性存儲器中複合俘獲層的方法，其特徵在 於，所述俘獲層中內嵌的納米晶薄層為Si、Al、Ni或Ru材料，薄層厚度為1 3nm。
6.根據權利要求1所述的製備浮柵型非易失性存儲器中複合俘獲層的方法，其特徵在 於，所述生長完畢後，經適當的高溫快速熱退火工藝形成納米晶薄層嵌入俘獲層的複合俘 獲結構。
全文摘要
本發明公開了一種製備浮柵型非易失性存儲器中複合俘獲層的方法，該方法包括選擇至少兩種前軀體在隧穿介質層上採用化學氣相澱積方法生長俘獲層；在生長俘獲層的過程中，關閉其中一種或幾種前軀體，僅保留含有納米晶材料組分的前軀體進行澱積，以形成納米晶材料過剩的內嵌薄層；形成內嵌薄層後，恢復原工藝條件，打開所有前軀體繼續生長俘獲層；生長完畢，快速熱處理形成納米晶與俘獲層堆疊的複合俘獲層結構。利用本發明，器件的加工工藝與傳統CMOS工藝兼容，極大的簡化工藝製程，降低製作成本，為器件的走向實際應用打下基礎。
文檔編號B82B3/00GK101814430SQ200910077369
公開日2010年8月25日 申請日期2009年2月19日 優先權日2009年2月19日
發明者劉明, 劉璟, 王琴, 龍世兵 申請人:中國科學院微電子研究所