可節約測試成本的集成電路互連線電阻電容測試結構和測試方法
2023-04-27 08:23:31
專利名稱：可節約測試成本的集成電路互連線電阻電容測試結構和測試方法
技術領域：
本發明涉及集成電路製造領域，尤其涉及互連線測試結構及相應測量方法。
背景技術：
隨著集成電路集成的電晶體數目急劇增加，連接所述電晶體的互連線日益複雜， 使得互連線的RC延遲對集成電路性能的影響也逐漸擴大。因此有關測量互連線電阻電容 等電學性質的技術成為業界關注的重點。互連線電阻及電容的測試原理通常為將結構與互連線相似的互連線測試結構制 造於集成電路中，再在集成電路製造完成後，通過對互連線測試結構電阻電容的測量，最終 得到互連線的電阻電容。目前業界通常採用無源互連線測試結構來測量互連線的電阻和電容，但基於該測 試結構測量互連線電阻電容的方案，每次僅能測量單層互連線的電阻及電容，若測量多層 互連線的電阻和電容，則需大量測試結構，這將佔用集成電路的很大面積，大幅度提高測量 成本。
發明內容
本發明提供互連線測試結構及相應測量方法，以節省測試結構在集成電路中佔用 的面積，降低測量成本。本發明提供的互連線測試結構包括多個子測試結構，所述子測試結構包含由電阻 互連線和電容互連線構成的卡姆明德(comb meander)結構，且所述電阻互連線兩端均連接 有子電阻測量端及測量開關，所述子電阻測量端及測量開關並聯；其中各子測試結構位於 不同金屬層；各子測試結構中，電阻互連線兩端的測量開關分別連接至兩個主電阻測量端， 以及各個位於奇數金屬層的子測試結構的電容互連線連接至第一電容測量端，各個位於偶 數金屬層的子測試結構的電容互連線連接至第二電容測量端。本發明提供了採用本發明中互連線測試結構測量多層互連線的層內電阻的方法， 包括步驟在待測量子測試結構的測量開關閉合的情況下，對兩個主電阻測量端分別施加 數值不同的電壓；基於子電阻測量端，測量待測量子測試結構的電阻互連線中的電流；由 所述電壓的差值除以測量出的電流值，獲得互連線的層內電阻值。本發明提供了採用本發明中互連線測試結構測量多層互連線的層內電容的方法， 包括步驟在待測量子測試結構的測量開關斷開的情況下，在待測量子測試結構的子電阻 測量端施加第一電壓；在待測量子測試結構中電容互連線連接的電容測量端施加第二電 壓，其中第二電壓與第一電壓的電壓值不相等；測量所述待測量子測試結構中子電阻測量 端，及所述電容互連線連接的電容測量端之間的電容值，作為互連線的層內電容值。本發明提供了採用本發明中互連線測試結構測量多層互連線的層間電容的方法， 包括步驟在待測量子測試結構及其相鄰子測試結構的測量開關斷開的情況下，對所述待測量子測試結構的子電阻測量端施加第三電壓；對所述相鄰子測試結構中電容互連線連接 的電容測量端施加第四電壓，所述第三電壓與第四電壓的電壓值不相等；測量所述子電阻 測量端及電容測量端之間的電容，作為該待測量子測試結構所屬金屬層與其相鄰金屬層中 的互連線層間電容。採用本發明實施例的一個互連線測試結構就能夠實現對多層互連線電阻及電容 的測量，而現有技術中，若要測量多層互連線電阻及電容，則需要很多互連線測試結構，因 此與現有技術相比，採用本發明實施例提供的互連線測試結構測量，能夠大大節省測試結 構在集成電路中佔用的面積，因此極大的降低了測量成本。
圖1為本發明實施例中子測試結構的結構示意圖；圖2為本發明實施例中測試結構的結構示意圖；圖3為本發明實施例提出的層內電阻測量方法流程圖；圖4為本發明實施例提出的互連線層內電容測量方法流程圖；圖5為本發明實施例提出的互連線層間電容測量方法流程圖。
具體實施例方式針對背景技術提及的問題，本發明實施例提出下述互連線測試結構，以避免在採 用現有測試結構測量多層電阻電容時需要大量測試結構，佔用大量集成電路面積，提高測 量成本的問題。圖1為本發明實施例中子測試結構的結構示意圖，圖2為本發明實施例中測試結 構的結構示意圖，結合圖1及圖2，本發明實施例提出的互連線測試結構包括多個子測試結構10，所述子測試結構10包含由電阻互連線11和電容互連線12構 成的comb meander結構，且所述電阻互連線11兩端均連接有子電阻測量端13及測量開關 14，所述子電阻測量端13及測量開關14並聯；其中各子測試結構10位於不同金屬層15 ；各子測試結構10中，電阻互連線11兩端的測量開關14分別連接至兩個主電阻測 量端16，以及各個位於奇數金屬層的子測試結構的電容互連線12連接至第一電容測量端17， 各個位於偶數金屬層的子測試結構的電容互連線12連接至第二電容測量端18。根據本領域公知常識，金屬層計數一般是從下至上計數，因此圖1中金屬層從下 至上分別為第一至第六金屬層。上述測量端通常為pad，圖2中畫出有6個子測試結構的情況。採用上述一個互連 線測試結構就能夠實現對多層互連線電阻及電容的測量，而現有技術中，若要測量多層互 連線電阻及電容，則需要很多互連線測試結構，因此與現有技術相比，採用本發明實施例提 供的互連線測試結構測量，能夠大大節省測試結構在集成電路中佔用的面積，因此極大的 降低了測量成本。可選的，各子測試結構10在其相鄰金屬層的投影與該相鄰金屬層中的子測試結 構完全重疊，這樣製造過程較為簡單，能夠降低測試成本，提高測試成功率。
但為給各子測試結構10在相鄰金屬層提供拐角所需的空間，以及為便於對層間電容進行測量，因此較佳的，各子測試結構10在其相鄰金屬層的投影的上下邊界，分別與 該相鄰金屬層的子測試結構的上下邊界處於相同直線；以及所述投影相對於所述相鄰金屬 層的子測試結構，沿著上下邊界所在直線有偏移，所述偏移的距離需使得所述投影中至少 有一條電容互連線的豎直線的投影，包含或包含於所述相鄰金屬層子測試結構中電阻互連 線的一條豎直線。如果各子測試結構10中電容互連線的線間距及線寬分別與電阻互連線的線間距 及線寬相等，則所述偏移的距離可以但不限於為線間距與線寬之和的N倍，N為自然數。下面以包括6個子測試結構的互連線測試結構為例，給出基於本發明實施例提出 的互連線測試結構，測量互連線層內電阻、層內電容及層間電容的方案。方案一，測量互連線層內電阻圖3為本發明實施例提出的層內電阻測量方法流程圖，結合該圖，本發明實施例 提出的層內電阻測量方法包括步驟步驟al，在待測量子測試結構的測量開關閉合的情況下，對兩個主電阻測量端分 別施加數值不同的電壓；此時對於其它子測試結構，測量開關可以閉合，也可以斷開。
步驟a2，基於子電阻測量端，測量待測量子測試結構的電阻互連線中的電流；步驟a3，由所述電壓的差值除以測量出的電流值，獲得互連線的層內電阻值。以測量第三金屬層互連線層內電阻為例，具體測量過程可以為首先閉合第三金 屬層子測試結構10的測量開關14，然後在兩個主電阻測量端16施加數值不同的電壓，例如 差值為V的兩個電壓，並測量出該子測試結構中子電阻測量端13之間的電流I，再用電壓差 V除以電流I即為層內電阻值。通過上述方案，可以基於本發明實施例提出的互連線測試結構測量出各個金屬層 中互連線的層內電阻，而且大大降低了測量成本。方案二、測量互連線層內電容圖4為本發明實施例提出的互連線層內電容測量方法流程圖，結合該圖，該方法 包括步驟bl，在待測量子測試結構的測量開關斷開的情況下，在待測量子測試結構的 子電阻測量端施加第一電壓；步驟b2，在待測量子測試結構中電容互連線連接的電容測量端施加第二電壓，其 中第二電壓與第一電壓的電壓值不相等；步驟b3，測量所述待測量子測試結構中子電阻測量端，及所述電容互連線連接的 電容測量端之間的電容值，作為互連線的層內電容值。以測量第三金屬層互連線層內電容值為例，該方法的具體實施過程可以但不限於 是首先斷開第三金屬層子測試結構10的測量開關14，並在該子測試結構10的任意一個 子電阻測量端13上施加第一電壓，然後在第一電容測量端17上施加第二電壓；再測量出施 加第一電壓的子電阻測量端13及第一電容測量端17間的電容值，作為互連線的層內電容值。通過上述方法，基於本發明實施例提出的互連線測試結構，在能夠測量出互連層 內電容值的情況下，大大降低了測量成本。
此外為降低其它金屬層對測量結果的影響，可選的，可以斷開所述待測量子測試 結構外其它子測試結構的測量開關；並在所述其它子測試結構的子電阻測量端施加第二電 壓。可選的，還可以在另一個電容測量端上施加第一電壓。其具體實施過程容易推出，此處 不再詳細闡述。方案三、測量層間電容。
圖5為本發明實施例提出的互連線層間電容測量方法流程圖，結合該圖，該方法 包括步驟Cl，在待測量子測試結構的測量開關斷開的情況下，對所述待測量子測試結 構的子電阻測量端施加第三電壓；步驟c2，對所述相鄰子測試結構中電容互連線連接的電容測量端施加第四電壓， 所述第三電壓與第四電壓的電壓值不相等；步驟c3，測量所述子電阻測量端及電容測量端之間的電容，作為該待測量子測試 結構所屬金屬層與其相鄰金屬層中的互連線層間電容。結合圖2，以測量第三金屬層為例，該測量方案的實施過程可以但不限於為首先斷開第三金屬層中子測試結構10的測量開關14，並在該子測試結構10的任 意一個子電阻測量端13上施加第三電壓，然後在第二電容測量端18上施加第四電壓；再測 量出施加第三電壓的子電阻測量端13及第二電容測量端18間的電容值，作為第三金屬層 與第四金屬層及第二金屬層中互連線的層間電容值C3。類似的，為降低其它金屬層對測量出的電容值C3的影響，可選的，可以斷開第三金 屬層外其它子測試結構的測量開關，將所述其它子測試結構10的子電阻測量端13接第四 電壓；可選的，還可以將第一電容測量端17接第三電壓。上述測量出的電容值C3為第三金屬層與第四金屬層的層間電容值C34，以及第三 金屬層與第二金屬層的層間電容值C32之和，為單獨測量出C34和C32，本發明實施例提出可 以基於上述測量方法，分別依次測量出C1 C6，然後根據下述等式，計算出相鄰兩層的層間 電容。其中所述等式為C1 = C12 ；C2 = C12+C23 ；C3 = C23+C34 ；C4 = C34+C45 ；C5 = C45+C56C6 = C56 ；上述方法測量出相鄰兩層的層間電容，此外通過變換C1 C6的測量過程或測量端 位置等，可以計算出新的層間電容，然後可以通過對多個層間電容求平均值等方式，得到更 為精確的相鄰兩層金屬層的層間電容，提高測量準確度。此外將本發明實施例提出的測試結構製作於集成電路的不同位置，還可以測得不 同位置的多層互連線各層的層內電阻、層內電容、各相鄰層的層間電容等數據，通過應用這 些數據，可以分析製造過程中工藝變異引起的集成電路內部波動對電路性能的影響。另外 將上述測試結構製作於不同的晶圓上，測量得到的上述數據可以用於分析不同晶圓內由於 工藝變異引起的波動，若用這些數據進行建模技術研究，能夠用於可製造性設計，提高設計可靠性。 顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍 之內，則本發明也意圖包含這些改動和變型在內。
權利要求
一種互連線測試結構，其特徵在於，包括多個子測試結構，所述子測試結構包含由電阻互連線和電容互連線構成的卡姆明德結構，且所述電阻互連線兩端均連接有子電阻測量端及測量開關，所述子電阻測量端及測量開關並聯；其中各子測試結構位於不同金屬層；各子測試結構中，電阻互連線兩端的測量開關分別連接至兩個主電阻測量端，以及各個位於奇數金屬層的子測試結構的電容互連線連接至第一電容測量端，各個位於偶數金屬層的子測試結構的電容互連線連接至第二電容測量端。
2.如權利要求1所述的測試結構，其特徵在於，各子測試結構在其相鄰金屬層的投影 與該相鄰金屬層中的子測試結構完全重疊。
3.如權利要求1所述的測試結構，其特徵在於，各子測試結構在其相鄰金屬層的投影 的上下邊界，分別與該相鄰金屬層的子測試結構的上下邊界處於相同直線；以及所述投影相對於所述相鄰金屬層的子測試結構，沿著上下邊界所在直線有偏移，所述 偏移的距離需使得所述投影中至少有一條電容互連線的豎直線的投影，包含或包含於所述 相鄰金屬層子測試結構中電阻互連線的一條豎直線。
4.如權利要求3所述的測試結構，其特徵在於，電容互連線的線間距及線寬分別與電 阻互連線的線間距及線寬相等；以及所述偏移的距離等於電容互連線線間距與線寬之和的 N倍，N為自然數。
5.一種採用權利要求1 4中任一項權利要求所述的測試結構，測量多層互連線的層 內電阻的方法，其特徵在於，包括在待測量子測試結構的測量開關閉合的情況下，對兩個主電阻測量端分別施加數值不 同的電壓；基於子電阻測量端，測量待測量子測試結構的電阻互連線中的電流；由所述電壓的差值除以測量出的電流值，獲得互連線的層內電阻值。
6.一種採用權利要求1 4中任一項權利要求所述的測試結構，測量多層互連線的層 內電容的方法，其特徵在於，包括在待測量子測試結構的測量開關斷開的情況下，在待測量子測試結構的子電阻測量端 施加第一電壓；在待測量子測試結構中電容互連線連接的電容測量端施加第二電壓，其中第二電壓與 第一電壓的電壓值不相等；測量所述待測量子測試結構中子電阻測量端，及所述電容互連線連接的電容測量端之 間的電容值，作為互連線的層內電容值。
7.如權利要求6所述的方法，其特徵在於，還包括斷開所述待測量子測試結構外其它子測試結構的測量開關；在所述其它子測試結構的子電阻測量端施加第二電壓。
8.如權利要求6所述的方法，其特徵在於，還包括在另一個電容測量端上施加第一電 壓的步驟。
9.一種採用權利要求1、2或4所述的測試結構，測量多層互連線的層間電容的方法，其 特徵在於，包括在待測量子測試結構及其相鄰子測試結構的測量開關斷開的情況下，對所述待測量子 測試結構的子電阻測量端施加第三電壓；對所述相鄰子測試結構中電容互連線連接的電容測量端施加第四電壓，所述第三電壓 與第四電壓的電壓值不相等；測量所述子電阻測量端及電容測量端之間的電容，作為該待測量子測試結構所屬金屬 層與其相鄰金屬層中的互連線層間電容。
10.如權利要求9所述的方法，其特徵在於，還包括分別測量出所述待測量子測試結構外其它各個子測試結構所屬金屬層與相鄰金屬層 中互連線的電容；根據測量得到的電容值等於對應子測試結構所屬金屬層與其上層相鄰金屬層中互連 線層間電容值，及其下層相鄰金屬層中互連線層間電容值之和的關係，計算出各個子測試 結構與上方或下方相鄰金屬層的層間電容。
全文摘要
本發明提供了互連線測試結構及相應測試方法，以降低測試成本，該結構包括多個子測試結構，所述子測試結構包含由電阻互連線和電容互連線構成的comb meander結構，且所述電阻互連線兩端均連接有子電阻測量端及測量開關，所述子電阻測量端及測量開關並聯；其中各子測試結構位於不同金屬層；各子測試結構中，電阻互連線兩端的測量開關分別連接至兩個主電阻測量端，以及各個位於奇數金屬層的子測試結構的電容互連線連接至第一電容測量端，各個位於偶數金屬層的子測試結構的電容互連線連接至第二電容測量端。
文檔編號G01R27/26GK101806838SQ200910056880
公開日2010年8月18日 申請日期2009年2月17日 優先權日2009年2月17日
發明者秦曉靜, 程玉華 申請人:上海北京大學微電子研究院