單斜率模數轉換器的製作方法
2023-05-17 06:32:21
專利名稱：單斜率模數轉換器的製作方法
技術領域：
本發明涉及單斜率模數轉換器(ADC)，其尤其但未必排他地適於在 CMOS成像器的讀出電路中使用。
背景技術：
為了讀出CMOS成像器俘獲的圖像，通常將讀出電路與圖像傳感器本 身共同集成在同一晶片上，從而形成高度適於諸如行動電話、個人數字助 理(PDA)等的移動應用的片上攝像機。COMS成像器的讀出電路的一個 重要部件就是用於將成像陣列的輸出轉換至數字域的模數轉換器(ADC)。 可以利用將整個成像陣列的輸出信號轉換至數字域的單個ADC來實施這種 轉換。該單通道解決方案的優點在於，其確保整個成像陣列的A/D轉換一 致，並且由於只使用了單個ADC，因而其使用的晶片面積相對較小。然而， 這種ADC必須以應用所規定的速度工作，因此對於高速應用而言，實現片 上低功率ADC將會是一個挑戰。此外，由於必要的帶寬因更高的成像器分 辨率而提高，因而設計具有充分高的信噪比的單個ADC變得越來越困難。
至少可以通過結合多通道ADC或者結合幾個並行的ADC來克服這些 困難中的一些困難。例如，可以採用所謂的大規模並行(massive-parallel) ADC，從而為CMOS成像器的成像陣列中的每一列提供一個ADC通道。
在本領域中己知有很多種不同類型的ADC。最簡單的構造中的一種被 稱為數字斜坡(mmp) ADC，其中使自由運行的二進位計數器的輸出連接 至數模轉換器(DAC)的輸入。隨著計數器伴隨每一時鐘脈衝而向上計數， 所述DAC將輸出略高的電壓。通過比較器將該電壓與輸入電壓進行比較。 如果輸入電壓大於DAC輸出，那麼計數器將繼續正常計數。然而，最終 DAC輸出將超過輸入電壓，此時採用計數器的二進位計數輸出更新ADC 電路輸出，並對計數器進行復位，從而為下一輸入電壓做好準備，即,，J 對計數器進行復位並重新開始針對下一模擬輸入信號的處理之前，DAC輸出將一直斜升到模擬輸入信號所處的電平，並輸出對應於該電平的二進位
數。然而，就這種類型的ADC而言，抽樣時間的變化使得其不適用於某些 應用。此外，對於每一模擬輸入信號而言，計數器必須保持從零開始計數。 因此，對模擬信號的抽樣相對較慢。
一種克服數字斜坡ADC的上述缺點的方式是採用所謂的逐次逼近 ADC。參考附圖中的圖1，逐次逼近ADC的主要部件是比較器IO和數字 控制器14，所述比較器10具有用於接收模擬輸入信號Vh和DAC 12的輸 出的輸入端。在該設計中相對於數字斜坡ADC的唯一變化就是被稱為"逐 次逼近寄存器"的特殊計數器電路。該寄存器並非按照二進位序列向上計 數，而是通過嘗試從最高有效比特開始並以最低有效比特結束的所有比特 值來進行計數。在整個計數過程中，寄存器監測比較器的輸出，以查看二 進位計數是小於還是大於模擬信號輸入，從而對比特值進行相應的調整。 在這種情況下，通過數字塊14控制DAC 12，所述數字塊14試圖基於先前 的比較器輸出儘可能地逼近輸入電壓。這一公知的架構相對而言在功率上 是高效的，並且由於與採用數字斜坡ADC的常規計數器的從零到滿的計數 序列的情況相比DAC 12能夠以大得多的步驟收斂於模擬輸入信號，因而模 擬信號的抽樣顯著加快。然而，DAC輸出取決於輸入信號，因而每一ADC 通道需要單獨的DAC。在大規模並行系統中，由於必須使所有的DAC匹 配以獲得一致的系統響應，因而這不具有吸引力，並且這是相對困難的。
如在單斜率ADC中那樣，可以利用精確定時來替代模擬斜坡電路和數 字計數器，從而完全避免DAC的使用。參考圖2，其示出了已知的單斜率 大規模並行ADC架構，對於成像陣列的每一列，該架構包括比較器10a、
10b、 10c，所述比較器具有用於接收相應的模擬輸入信號Vin和運放電路或
斜坡發生器16的輸出的輸入端。將每一比較器10的輸出提供給相應的鎖 存器和數字控制模塊18a、 18b、 18c，以生成相應的數字輸出。將數字計數 器20的輸出連接至每一鎖存器和數字控制模塊18。
斜坡發生器16生成鋸齒波形，然後通過相應的比較器10對所述鋸齒 波形與模擬輸入Vin進行比較。通過以精確頻率方波(通常來自晶體振蕩器) 為時鐘的數字計數器20測量所述鋸齒波形超過輸入信號電壓所用的時間。 當輸入電壓Vin大於斜坡發生器輸出時，允許斜坡發生器16以線性方式對
5其電容器進行充電。同時，計數器20以精確時鐘頻率所固定的速率向上計 數。當電容器達到最大輸入電壓水平(對應於塊20的最大計數器值)時， 生成最終輸出，並對電容器進行放電，使其返回至零，響應於此而使計數 器20清零，並允許斜坡發生器16使電壓再次斜升。
上述架構通過使用中央斜坡發生器16和數字計數器20而實現了大量 並行通道的使用，可以將所述中央斜坡發生器16和數字計數器20連接至 大量比較器10和數字鎖存器18。這種方法的優點在於，每一ADC通道所 需的電路的量相對較低，主要地只是比較器10和鎖存器18。這對於CMOS 成像器中的應用而言非常重要，其中每一ADC通道必須安裝在像素間距寬 度之內。此外，由於每個通道中唯一的模擬部件為比較器，因而確保所有 ADC通道的傳遞函數一致是相對容易的。理論上，只有比較器偏差可能引 起非一致性，並且這可以利用動態偏差抵消技術來降低。尤其出於這些原 因，所謂的列並行ADC架構才大多採用單斜率ADC。然而，單斜率架構 的主要缺點在於，其速度相對較慢，這導致相對較高的功耗。對於每一 ADC 通道，n位A/D轉換要進行2n次比較器判決。對比較器操作的詳細分析表 明，採用前置放大器和再生鎖存器(regenerative latch)來實現所述比較器 是最有效的，其中再生鎖存器消耗了大部分功率。在鎖存器中，功耗與每 單位時間的比較器判決的數量成比例。更一般而言，常規的大規模並行ADC 將包含大量的比較器，所述比較器將消耗所述ADC所需功率中的大部分。 因而，降低比較器功耗對於降低ADC功耗是非常關鍵的。換言之，有利的 是使比較器判決的數量降至最低，以便使功耗降至最低。
儘管上述逐次逼近ADC能夠僅採用n個比較器判決來執行n位A/D轉 換，從而與已知的單斜率架構相比，能夠使其在功率上更加高效，但是對 每一 ADC通道的DAC的要求使得其在大規模並行系統中的使用並不具有 吸引力，因為如上所述，必須使所有的DAC匹配，從而獲得一致的系統響 應，而且這是困難的。
發明內容
因此，本發明的目的是提供一種ADC，其在功率上比常規的單斜率 ADC更加高效，但是其不要求如在常規逐次逼近ADC中所要求的那樣為
6每一 ADC通道提供獨立的DAC。
根據本發明，提供一種具有輸入範圍的模數轉換器(ADC)，所述ADC 包括用於接收模擬輸入信號的裝置、用於生成覆蓋所述輸入範圍的至少部 分非重疊的子範圍的多個斜坡信號的斜坡生成裝置、用於選擇所述斜坡信 號中的子範圍包括所述模擬輸入信號的值的斜坡信號的選擇裝置、用於將 所述模擬輸入信號與所述選擇的斜坡信號進行比較的比較器、以及在所述 比較器的控制下工作從而輸出所述模擬輸入信號的數字表示的裝置。
因而，與常規單斜率ADC相比，根據本發明的ADC能夠使所述模擬 輸入信號更快地收斂在斜坡發生器輸出上，因為對於每一 比較過程而言， 所述斜坡信號未必一定從零開始。因此，能夠在不需要為每一 ADC通道提 供DAC的情況下實現在功率上更加高效的ADC。
根據本發明，還提供一種對模擬輸入信號執行模數轉換的方法，所述 方法包括接收模擬輸入信號，生成覆蓋所述輸入範圍的至少部分非重疊的 子範圍的多個斜坡信號，選擇所述斜坡信號中的子範圍包括所述模擬輸入 信號的值的斜坡信號，比較所述模擬輸入信號和所述選擇的斜坡信號，以 及輸出所述模擬輸入信號的數字表示。
優選地，所述ADC包括單斜率ADC，其中所述斜坡信號的所述子範 圍中的每一個基本上不重疊。優選提供獨立的斜坡發生器，以生成每一個 斜坡信號。每一個斜坡發生器可以包括數模轉換器，所述數模轉換器被配 置為使其輸出電壓逐步斜升。在這種情況下，使所述DAC有利地匹配，從 而獲得基本上一致的系統響應。在可選實施例中，可以使用單個"粗略" 電阻梯(resistor ladder),將生成相應的斜坡信號的多個精細電阻梯連接至 所述"粗略"電阻梯。採用這種共享電阻梯的優點在於，自動確保了DAC 的匹配。
在優選實施例中，在所述斜坡生成裝置的輸出和用於接收所述選擇的 斜坡信號的比較器輸入之間提供切換裝置，所述切換裝置被配置為從所述 斜坡生成裝置的所述輸出當中有選擇地將所述選擇的斜坡信號連接至所述 比較器輸入。所述用於輸出所述模擬輸入信號的數字表示的裝置有利地包 括數字鎖存器和計數器裝置，並且所述切換開關優選處於所述數字鎖存器 和計數器裝置的輸出的控制之下。在優選實施例中，通過比較每一個斜坡信號的最大斜坡電壓和所述模 擬輸入信號來確定包括所述模擬輸入信號的值的斜坡信號。
本發明擴展至一種CMOS圖像傳感器，其包括按照具有行和列的矩陣 的形式設置的多個像素以及至少一個用於讀出由所述像素生成的電信號的 讀出電路，所述讀出電路包括至少一個具有輸入範圍的模數轉換器(ADC)， 所述ADC包括用於接收來自像素的電信號的裝置、用於生成覆蓋所述輸入 範圍的至少部分非重疊的子範圍的多個斜坡信號的斜坡生成裝置、選擇所 述斜坡信號中的子範圍包括所述電信號的值的斜坡信號的選擇裝置、用於 比較所述電信號和所述選擇的斜坡信號的比較器、以及在所述比較器的控 制下工作從而輸出所述電信號的數字表示的裝置。
在優選實施例中，所述CMOS圖像傳感器包括多個讀出電路，每一個 讀出電路包括如上限定的ADC。在本發明的一個示例性實施例中，所述矩 陣的每一列可以共享讀出電路，其中每一個讀出電路包括如上限定的ADC。
參考本文所描述的實施例，本發明的這些和其他方面將變得明了且得 到闡述。
現在將僅通過舉例的方式並參考附圖對本發明的實施例進行說明，其
中
圖1是示出根據現有技術的逐次逼近ADC的主要部件的示意性方框
圖2是示出根據現有技術的單斜率大規模並行ADC架構的主要部件的 示意性方框圖3是示意性地示出根據本發明的示例性實施例的多斜坡單斜率ADC 架構的原理的時序圖；以及
圖4是示出根據本發明的示例性實施例的多斜坡單斜率ADC架構的主 要部件的示意性方框圖。
具體實施例方式
因而，如上所述，與常規單斜率ADC相關的主要問題之一是執行模擬
8輸入信號與斜坡電壓的比較要用去相對較長的時間。因此，為了根據本發
明的示例性實施例加速該比較過程，將用若干(例如4個)較小的斜坡信 號來取代單個斜坡信號，所述若干個較小的斜坡信號包括整個輸入範圍的 非重疊子範圍。在附圖中的圖3中示出了這一原理。如果能夠相對較快地 確定輸入信號屬於哪一個斜坡信號，即，模擬輸入電壓落在由所述若干斜 坡信號限定的多個電壓範圍中的哪一個電壓範圍內，那麼可以通過同時運 行所述若干斜坡信號，將正確的斜坡信號連接至每一 比較器並對幾個模擬 輸入信號同時執行比較過程，而使比較輸入信號與斜坡信號所用去的時間 降低n倍(其中，n是斜坡信號的數量)。
這種方法非常適於在上述大規模並行ADC架構中使用，如附圖中的圖 4所示。如圖所示，根據本發明的示例性實施例的列讀出電路40包括比較 器41，所述比較器41具有用於接收模擬輸入信號Vin的第一輸入端和用於 接收選定的斜坡信號V，p^4的第二輸入端。將所述比較器的輸出連接至 數字鎖存器和計數器模塊42，如在常規大規模並行單斜率ADC架構中那 樣。
提供由四個匹配的DAC構成的組44，以生成四個相應的斜坡信號。通 過與上文參考數字斜坡ADC描述的的方式相類似的方式生成斜坡信號，即， 從斜坡信號的相應子範圍的最低電壓開始，利用每一時鐘脈衝，使相應的 DAC輸出稍高的電壓，直到其達到相應子範圍的最高電壓為止。因而，居 中(centrally)生成斜坡信號，並將其分配給所有的ADC通道46。
在A/D轉換過程的第一階段中，每一通道必須確定模擬輸入信號的電 壓落在其中的電壓範圍(即，整個輸入範圍的子範圍)。這可以通過將每一 限定的子範圍的最大斜坡電壓放在斜坡輸出46中的每一上，並將這些電壓 與每一通道(即，在該示例性實施例中，用於成像矩陣中的每一列的一個 通道)內的輸入信號進行比較來實現。基於該過程的結果，將每一ADC通 道的比較器通過切換開關48連接至相應的斜坡輸出。在可選實施例中，可 能更優選的是通過斜坡輸出之一輸出每一子斜坡的最大斜坡電壓，從而引 起另一 "粗略的"單斜率A/D轉換。在將這一 "粗略的"A/D轉換的結果 存儲在數字存儲器中之後，切換開關48將比較器連接至相應的子斜坡，從 而避免引入任何可能誤觸發比較器的切換瞬變。在A/D轉換過程的第二階段中，利用並行運行的所有斜坡電壓執行單 斜率A/D轉換。按照與(如上所述的)常規單斜率ADC架構中相同的方式 執行A/D轉換，但是採用了較小的子範圍的斜坡信號而不是限定了整個輸 入範圍的斜坡信號。
所提出的方法能夠降低列級別上的比較器的功耗，尤其在高解析度成 像器中，因為有大量的列而使得這格外具有吸引力。
應當注意，上述實施例對本發明進行了舉例說明，而不是限制本發明， 並且本領域技術人員能夠在不背離由所附權利要求書所限定的本發明的範 圍的情況下設計出很多可選的實施例。在權利要求書中，不應將任何放置 在括號內的附圖標記視為是對權利要求的限制。詞"包括"等不排除還存 在任何權利要求或整個說明書所列之外的元件或步驟。對元件的單數引用 不排除對這種元件的複數引用，反之亦然。可以利用包括若干不同元件的 硬體，以及利用適當編程的計算機來實現本發明。在列舉若干裝置的設備 權利要求中，這些裝置中的幾個可以通過同一件硬體來實施。在相互不同 的從屬權利要求中記載特定措施的事實並不表示不能有利地採用這些措施 的組合。
權利要求
1、根據本發明，提供一種具有輸入範圍的模數轉換器(40)(ADC)，所述ADC包括用於接收模擬輸入信號(Vin)的裝置、用於生成覆蓋所述輸入範圍的至少部分非重疊的子範圍的多個斜坡信號(Vramp)的斜坡生成裝置(44)、用於選擇所述斜坡信號中的子範圍包括所述模擬輸入信號的值的一個斜坡信號的選擇裝置(48)、用於將所述模擬輸入信號(Vin)與所述選擇的斜坡信號(Vramp)進行比較的比較器(41)、以及在所述比較器(41)的控制下工作從而輸出所述模擬輸入信號的數字表示的裝置(42)。
2、 根據權利要求1所述的ADC，其包括單斜率ADC，其中所述斜坡 信號的所述子範圍中的每一個基本上不重疊。
3、 根據權利要求1所述的ADC，其中提供獨立的斜坡發生器，以生成 每一個斜坡信號。
4、 根據權利要求3所述的ADC，其中每一個斜坡發生器包括數模轉換 器，所述數模轉換器被配置為使其輸出電壓逐步斜升。
5、 根據權利要求4所述的ADC，其中使所述DAC匹配。
6、 根據權利要求1所述的ADC，其中在所述斜坡生成裝置(44)的輸 出和用於接收所述選擇的斜坡信號的比較器輸入之間提供切換裝置(48)， 所述切換裝置(48)被配置為從所述斜坡生成裝置(44)的所述輸出當中 有選擇地將所述選擇的斜坡信號連接至所述比較器輸入。
7、 根據權利要求6所述的ADC，其中所述用於輸出所述模擬輸入信號 的數字表示的裝置(42)有利地包括數字鎖存器和計數器裝置，並且所述 切換幵關(48)處於所述數字鎖存器和計數器裝置(42)的輸出的控制之 下。
8、 根據權利要求1所述的ADC，其中通過比較每一個斜坡信號的最大 斜坡電壓和所述模擬輸入信號來確定包括所述模擬輸入信號的值的斜坡信 號。
9、 一種對模擬輸入信號執行模數轉換的方法，所述方法包括接收模擬 輸入信號，生成覆蓋所述輸入範圍的至少部分非重疊的子範圍的多個斜坡 信號，選擇所述斜坡信號中的子範圍包括所述模擬輸入信號的值的一個斜 坡信號，比較所述模擬輸入信號和所述選擇的斜坡信號，以及輸出所述模 擬輸入信號的數字表示。
10、 一種CMOS圖像傳感器，包括按照具有行和列的矩陣的形式設置 的多個像素以及至少一個用於讀出由所述像素生成的電信號的讀出電路(40)，所述讀出電路包括至少一個具有輸入範圍的模數轉換器(ADC)， 所述ADC包括用於接收來自像素的電信號的裝置、用於生成覆蓋所述輸入 範圍的至少部分非重疊的子範圍的多個斜坡信號的斜坡生成裝置(44)、用 於選擇所述斜坡信號中的子範圍包括所述電信號的值的一個斜坡信號的選 擇裝置(48)、用於比較所述電信號和所述選擇的斜坡信號的比較器(41)、 以及在所述比較器(41)的控制下工作從而輸出所述電信號的數字表示的 裝置(42)。
11、 根據權利要求10所述的CMOS圖像傳感器，包括多個讀出電路， 每一個讀出電路包括根據權利要求1所述的ADC。
12、 根據權利要求10所述的CMOS圖像傳感器，其中所述矩陣中的每 一列共享讀出電路(40)，並且其中每一個讀出電路(40)包括根據權利要 求1所述的ADC。
全文摘要
一種單斜率ADC，其尤其適用於CMOS成像器的讀出電路中的大規模並行ADC架構。生成多個斜坡信號，所述多個斜坡信號限定整個輸入範圍的非重疊的子範圍。對於每一ADC通道而言，確定所述輸入信號的電壓落在其中的子範圍，並選擇相應的斜坡信號以在A/D轉換中使用。因而，能夠提高A/D轉化過程的速度，並降低功耗。
文檔編號H03M1/18GK101512905SQ200780031881
公開日2009年8月19日 申請日期2007年8月22日 優先權日2006年8月31日
發明者A·J·P·特烏維森, A·J·梅爾若普, J·H·赫伊吉森, M·F·斯諾伊吉 申請人:皇家飛利浦電子股份有限公司