三信道高速緩存相干性套接字協議的製作方法

2023-05-03 11:09:11

三信道高速緩存相干性套接字協議的製作方法
【專利摘要】本發明揭示一種用於在半導體晶片上的起始者代理與目標代理之間傳達相干性信息的系統和方法。經由僅使用三個信道的套接字接口來執行用以支持完全相干性的充分信息通信。在一個信道上發布事務請求，同時在第二信道上給出響應。在與事務響應相同的信道上發布幹預請求。在第三信道上給出幹預響應。相比於常規方法，此方法大幅度降低了高速緩存相干套接字接口的複雜性。實際效果為邏輯加快、矽區域減小、架構性能得到改善且由相干起始者和目標的設計者造成的故障概率減少。
【專利說明】三信道高速緩存相干性套接字協議
[0001] 對相關申請案的奪叉參考
[0002] 本申請案主張由發明人吉恩?雅克勒克萊（Jean-Jacques Lecler)在2011 年10月26日申請的，標題為"三信道高速緩存相干性套接字協議（A THREE-CHANNEL CACHE-COHERENCY SOCKET PROTOCOL) "的第61/551，917號美國臨時申請案，以及由發明人 吉恩?雅克勒克萊（Jean-Jacques Lecler)在2012年10月24日申請的，標題為"三信道 高速緩存相干性套接字協議（A THREE-CHANNEL CACHE-COHERENCY SOCKET PROTOCOL) " 的 第13/659, 781號美國非臨時申請案的優先權和權利，所述申請案中的每一者併入本文中。

【技術領域】
[0003] 本發明大體上涉及半導體【技術領域】，且更具體來說涉及具有高速緩存相干代理的 晶片上系統。

【背景技術】
[0004] 在存儲器映射式系統中，例如CPU、GPU或其它代理的起始者通過在目標存儲器中 讀取和寫入數據字節而進行操作。一些代理被高度懲罰延時以能夠實際存取其數據。接著， 常見方法為使用數據的子集的本地暫時拷貝，稱為高速緩衝存儲器。系統中一出現高速緩 衝存儲器，系統必須確保無數據寫入到存儲器目標中，而一些此後過時數據仍駐留在所述 高速緩衝存儲器中。用以確保此性質的機制被稱為高速緩存相干性。
[0005] 在各種邏輯組件可由不同團隊、潛在地在不同公司設計的系統中，形式化交換高 速緩存相干性信息的方式是重要的。在晶片上系統中，以下協議包含高速緩存相干性： 由0CP國際夥伴推出的開放核心協議（0CP) 3. 0,以及由ARM推出的高級微控制器總線架 構（AMBA)高級可擴展接口（AXI)相干性擴展（ACE)。在集成電路之間，已提議其它協議： FSB (前端總線，由因特爾（Intel)推出）、QPI (因特爾快速路徑，由因特爾推出）和超傳輸 (由超傳輸聯盟推出）。
[0006] -股協議和特定高速緩存相干性協議對實施其的邏輯塊具有直接或間接影響。所 述影響包含如下方面和其它方面：
[0007] 1)滿足協議要求所要求的邏輯門的量
[0008] 2)阻礙最大可達頻率的此邏輯的複雜性
[0009] 3)處理由橫跨矽裸片展布各種代理所誘發的延遲的能力。
[0010] 4)系統的架構性能。
[0011] 5)設計故障的風險


【發明內容】

[0012] 本發明為一種實施相干性的簡化方法。其僅使用三個信道來實施的完全高速緩存 相干套接字接口。其減少所要求的邏輯量。所述邏輯較簡單，且因此所述邏輯可較快地運 行。本發明可擴展以用於大型且物理上複雜的系統。其消除複雜相依性且藉此改善架構性 能。本發明也較簡單，且藉此減少設計故障的風險。總的來說，所揭示的本發明為較適合於 晶片上系統內的連接性的現代晶片上網絡實施方案的相干性協議。

【專利附圖】

【附圖說明】
[0013] 圖1說明根據本發明的教示的在起始者與目標之間經由套接字通信的系統。
[0014] 圖2說明根據本發明的教示的具有三個信道的圖1的系統。
[0015] 圖3說明根據本發明的教示的由起始者將請求發送到目標且隨後由目標將響應 發送到起始者的命令事務。
[0016] 圖4說明根據本發明的教示的由目標將請求發送到起始者且隨後由起始者將響 應發送到目標的幹預事務。
[0017] 圖5說明根據本發明的教示的包含命令和幹預的自幹預，其中由相同包攜帶命令 響應和幹預請求。
[0018] 圖6說明根據本發明的教示的具有四個DSP的系統。

【具體實施方式】
[0019] 現參看圖1，展示系統10,其中起始者12經由套接字16連接到目標14以輸送高 速緩存相干性信息。在起始者12與目標14之間經由信道輸送信息。信道為用於信息傳送 的單向接口，其中發送方可將信息發送到接收方，且接收方能夠使發送方停止發送信息。
[0020] 套接字16包括若干信道，起始者12為其中的一些信道充當發送方且目標14為其 中的一些信道充當接收方，並且目標14為其中的一些信道充當發送方且起始者12為其中 的一些信道充當接收方。信道的常見實施方案包括：
[0021] 從發送方到接收方的數據信號，所述信號攜帶信息字；
[0022] 從發送方到接收方的有效信號，其表示希望發送方輸送信息字；和
[0023] 從接收方到發送方的就緒信號，其表示接收方願意接受信息字。
[0024] 發送方和接收方兩者都同意在斷言有效信號和就緒信號兩者時傳送信息字。信道 的其它實施方案是可能的，例如，其中接收方經由信用向發送方指示接受信息的能力的實 施方案，或其中在相同物理導線上多路復用多個信道的實施方案。
[0025] 根據本發明的一個方面，協議使用3個信道。具有ACE擴展的AXI協議使用八個 信道（稱為八1?、1?、41、1、8、4(：、0?和0))和兩個退化信道（狀0(、140，其中接收方必須無 條件接受由發送方所提供的信息。0CP3. 0協議使用四個信道。
[0026] 現參看圖2,所揭示協議包含三個信道。兩個信道20和22 (稱為（阿爾法）α和 伽馬U))經定向以將信息從起始者12傳送到目標14。一個信道24(稱為貝塔（β))經 定向以將信息從目標14傳送到起始者12。通常將穿過信道的信息框在包中，此過程被稱為 包化。包由一或多個信息字組成。
[0027] 如在許多協議中，起始者12或目標14可要求其對應方執行一些操作，且對應方稍 後確認已實際上執行了所述操作。此交換被稱為事務。事務由在一方向上流動的請求包以 及在另一方向上流動的響應包組成。業務僅由事務組成的協議提供令人關注的性質。舉例 來說，始終可能通過對自從世界的開始就可看見的請求包的數目與響應包的數目之間的差 進行計數而以低成本確定任何內容是否"正在進行中"。
[0028] 現參看圖3,事務30(稱為命令）包含從起始者經由信道α 20發送到目標的請求 包，和從目標經由信道β 24發送到起始者的響應包。其中請求從起始者12走向目標14 (且 因此響應從目標14走向起始者12)的事務被稱為命令。
[0029] 現參看圖4,展示事務40 (稱為幹預）。請求從目標14經由信道β 24流向起始者 12。響應從起始者12經由信道γ 22流向目標14。
[0030] 現參看圖5,展示事務50。首先，將命令請求從起始者12經由信道α 20發送到目 標14。然後，根據本發明的一個方面，在信道β 24上將包從目標14發送到起始者12。所 述包同時包括命令響應和幹預請求。最後，在信道Υ 22上將幹預響應包從起始者12發送 到目標14。此耦合式命令和幹預被稱為自幹預。
[0031] 在高速緩存相干的系統中，通常以給定粒度（稱為線）劃分地址空間。線大小通 常為2連續字節的地址空間的冪。儘管一股的套接字接口可要求支持事務分裂、事務排序 和部分響應排序，但對於將高速緩衝存儲器作為起始者的系統的實施方案而言，這些支持 無一者是必需的。根據本發明的優化套接字接口由於缺乏對非相干事務要求的支持而具有 簡化的邏輯。本發明的實施例避免支持分裂邏輯、排序邏輯和部分響應排序邏輯中的一或 多者。
[0032] 根據本發明的教示，使用較小數目個（僅三個）信道具有優於現存標準協議的若 幹益處和優勢。由於每一信道具有獨立的流量控制，因此必須針對每一信道提供一定量的 邏輯和數據緩衝。此成本通過具有較少的信道而最小化。此外，自然地排序給定信道中的 包，而信道之間的包易於具有邏輯競爭條件。防止此類競爭條件要求較高層協議具有較大 的複雜性。通過由共享命令響應和幹預請求信道所確保的排序來避免這種情況。
[0033] 舉例來說，在大部分高速緩存相干性協議中，起始者可獲得線的所有權，且目標可 請求起始者釋放這所有權。在ACE上，經由"R"信道傳送所有權，並經由"AC"信道釋放所 述所有權。這種情況需要協議中存在特定規則，從而限制目標請求釋放線，直到目標確定線 的所有權已到達起始者為止；因此存在"RACK"偽信道。因此，ACE目標必須維持當前正給 予起始者的所有權的上下文，並避免請求對應釋放。為以全部吞吐量進行操作，這表必須能 夠含有與從目標到起始者（經由R)並回到目標（經由RACK)的往返時間成正比的上下文 的數目。在某些情況中，可能需要在起始者與目標之間引入時鐘域交叉，從而延長此往返。 "AC"信道上的任何幹預請求必須首先查詢此上下文表。在一些實施方案中，此必要查詢可 花費整個額外延遲循環。
[0034] 根據0CP3. 0協議，經由命令響應信道傳送所有權，並經由不同的幹預請求信道釋 放所述所有權。為了避免競爭，0CP使用自幹預，其中由起始者發出的任何命令實際上經由 目標環繞回到其自身。藉此起始者能夠檢測來自剩餘系統的幹預及其自身的自幹預的相對 排序。根據本發明，避免由0CP3.0自幹預所產生的業務開銷。
[0035] 在0CP3. 0中，出於排序目的，每一命令產生自幹預。在本發明中，命令響應和幹預 請求的相對排序使得大部分自幹預並不必要。然而，如圖5中所展示，一些自幹預具有所關 注的性質。舉例來說，在ACE中，取決於傳送由起始者起始還是由目標起始,起始者可經由 兩個不同機制將本地經修改（通常稱為"髒的"）數據給予回到目標。當由其自身起始時， 起始者在AW信道上請求"寫回"命令，且稍後在"B"信道上接收響應。當由目標起始時，起 始者經由"AC"信道接收幹預請求，並經由"CR"信道接收響應。由於目標起始的收回必須存 在於高速緩存相干系統中，因此本發明重新使用此必要機制以用於起始者起始的收回。自 幹預使得此情況較簡單：起始者發送要求目標從起始者收回線的命令請求。來自目標的命 令響應也是幹預請求，從而要求收回線。
[0036] 為了避免死鎖的可能性，要求由套接字接口的目標或起始者側上的邏輯的設計者 藉助許多信道協議來實施要求複雜、緩慢和錯誤傾向邏輯的許多複雜規則。在本發明中，信 息以以下順序流過α、β、 Y。在具有如下簡單規則的情況下：由於α上的流量控制而不允 許起始者在β上停止向前前進，以及由於β上的流量控制而不允許目標在Υ上停止向前 前進，能避免運輸層級死鎖的風險。此外，規則足夠簡單以由正式的性質檢查器進行檢驗。
[0037] 在一些系統中，對高速緩存相干代理進行級聯也是合乎需要的。此對於（例如） 互連多個晶片上交換機結構可能是有用的。為此，要求一側上具有起始者套接字接口且另 一側上具有目標套接字接口的代理。此代理可包括內部高速緩衝存儲器。經級聯高速緩存 相干系統由於常規協議的複雜排序規則而為不實用的。舉例來說，為保留排序規則，窺探未 命中之後的窺探命中必須等待，直到傳回窺探未命中響應為止。這情況將是耗時的且不利 於系統性能。本發明做出經級聯高速緩存相干套接字的實用實施方案。
[0038] 現參看圖6,四個DSP處理器60的系統連接到交換機結構62,所述交換機結構62 還連接到RAM64和內部高速緩衝存儲器66。內部高速緩衝存儲器66連接到第二交換機結 構68,所述交換機結構68連接到兩個CPU70的系統，並管理下遊後備存儲器存取。任何兩 個所連接元件可使用三信道高速緩存相干性協議來執行命令請求、命令響應、幹預請求和 幹預響應。
[0039] 在現代系統中，由實際起始者所使用的地址通常不是物理存儲器所使用的地址。 由起始者所使用的地址被稱為虛擬地址（VA)，由存儲器所使用的地址被稱為物理地址 (ΡΑ)。在高速緩存相干系統中，虛擬地址到物理地址的轉換必須在高速緩衝存儲器層級的 上遊發生。由具有最近轉換的高速緩衝存儲器（稱為轉換後援緩衝器（TLB))進行此操作。 當TLB遇到其轉換未知的存取時，其必須請求進行轉換。計算給定地址的實際虛擬到物理 轉換要求在存儲器中的數據結構（稱為"頁表"）中進行若干連續存取。由於進行所述轉換 的邏輯片走過頁表，因此其有時被稱為"步行機"。每一步驟越短，步行機操作得越快，因此 步行機往往會位於高速緩衝存儲器層級的下遊處，接近存儲器。由於TLB和步行機是遠離 的，因此其必須進行通信。所述交換有時被稱為地址轉換服務（ATS)。
[0040] ATS包括TLB向步行機請求地址轉換的交換，和步行機請求使一些先前已建立轉 換無效的其它交換。本發明能夠使用轉換請求命令和無效請求幹預而有效地運輸地址轉換 服務。
[0041] 根據本發明的各種方面，所描述組件中的至少一者（例如，起始者或目標）為制 品。製品的實例包含：伺服器、大型計算機、行動電話、個人數字助理、個人計算機、膝上型 計算機、機頂盒、MP3播放器、支持電子郵件的裝置、平板計算機、具有一或多個處理器的支 持網絡的裝置，或經配置以執行算法（例如，計算機可讀程序或軟體）來接收數據、發射數 據、存儲數據或執行方法的其它專用計算機（例如，中央處理單元、圖形處理單元或微處理 器）。通過實例，起始者和/或目標各自為包含處理器的計算裝置的部分，所述處理器執行 編碼於非暫時性計算機可讀媒體上的計算機可讀程序代碼，以執行一或多個步驟。
[0042] 應理解，本發明並不限於所描述的特定實施例或方面，因而其可發生變化。還應了 解，本文中所使用的術語僅是出於描述特定實施例的目的，而並不希望為限制性的，這是由 於本發明的範圍將僅受到所附權利要求書的限制。
[0043] 在提供值範圍的情況下（例如，信道數目或晶片數目或模塊數目），應理解，所述 範圍的上限與下限之間的每一中間值，和所述陳述範圍中的任何其它所陳述值或中間值都 涵蓋於本發明內。這些較小範圍的上限和下限可獨立地包含於較小範圍中，且也涵蓋於本 發明內，在所陳述範圍內受到任何特定排除限制。在所陳述範圍包含界限值中的一者或兩 者的情況下，排除所包含的那些界限值中的任一者或兩者的範圍也包含於本發明中。
[0044] 除非另外定義，否則本文中所使用的所有技術和科學術語具有與本發明所屬領域 的一股技術人員通常所理解相同的含義。類似於或等效於本文中所描述的那些方法和材料 的任何方法和材料也可用於實踐或測試本發明。
[0045] 本說明書中所引用的所有公開案和專利都以引用的方式併入本文中，如同特定地 且個別地指示每一個別公開案或專利以引用的方式併入一股，並以引用的方式併入本文中 以結合所引用的公開案來揭示和描述方法和/或材料。對任何公開案的引用是關於其在申 請日期之前的揭示內容，且不應理解為承認本發明未被授權憑藉現有發明而將所述公開案 的日期提前。另外，所提供的公開案的日期可不同於可需要獨立確認的實際公開案日期。
[0046] 應注意，除非上下文另外清楚地指示，否則如本文中所使用和在所附權利要求書 中，單數形式"一"和"所述"包含複數對象。應進一步注意，權利要求書可經起草而排除任 何可選元件。因而，此陳述希望結合對所主張元件的引述而充當使用如"僅"和類似術語的 此類排他性術語或使用"負面"限制的前提基礎。
[0047] 如所屬領域的技術人員在閱讀本發明之後將顯而易見，本文中所描述和說明的個 別實施例中的每一者具有離散組件和特徵，在並不脫離本發明的範圍或精神的情況下，所 述離散組件和特徵可容易地與其它若干實施例中的任一者的特徵分離或與其組合。任何所 引述方法都可以所引述事件的順序或以邏輯上可能的任何其它順序來進行。
[0048] 儘管已出於理解清晰性的目的通過說明和實例相當詳細地描述前述發明，但根據 本發明的教示，所屬領域的一股技術人員能容易地顯而易見，可在不脫離所附權利要求書 的精神或範圍的情況下對其作出某些改變和修改。
[〇〇49] 因此，先前內容僅僅說明本發明的原理。將了解，所屬領域的技術人員將能夠設計 各種布置，儘管本文中未明確地描述或展示所述布置，但其體現本發明的原理且包含於其 精神和範圍內。此外，本文中所引述的所有實例和條件性語言主要希望輔助讀者理解本發 明的原理，和由發明人所提供的概念以促進所屬領域，且應將其理解為並不限制此類特定 所引述實例和條件。此外，引述本發明的原理、方面和實施例以及其特定實例的所有本文中 陳述都希望涵蓋其結構上和功能上兩者的等效物。另外，希望此類等效物包含當前已知等 效物和未來開發的等效物（即，不管結構如何，執行相同功能的任何所開發元件）兩者。因 此，本發明的範圍並不希望限於本文中所展示和描述的示範性實施例。而是，由所附權利要 求書體現本發明的範圍和精神。
【權利要求】
1. 一種系統，其包括： 起始者； 目標；和 套接字，其使得能夠在所述起始者和所述目標之間傳達信息，所述套接字由如下各者 組成： 第一信道； 第二信道；和 第三信道， 其中所述套接字允許傳達與高速緩存相干性相關的信息。
2. 根據權利要求1所述的系統，其進一步包括所述目標經由其而充當起始者的第二套 接字。
3. 根據權利要求1所述的系統，其進一步包括所述起始者經由其而充當目標的第二套 接字。
4. 根據權利要求1所述的系統，其進一步包括經布置而使得代理為一套接字上的起始 者和另一套接字上的目標兩者的第二套接字。
5. 根據權利要求1所述的系統，其中所述信息被包化。
6. 根據權利要求1所述的系統，其中所述起始者確保所述第二信道獨立於所述第一信 道的向前前進而向前前進。
7. 根據權利要求1所述的系統，其中所述目標確保所述第三信道獨立於所述第一和第 二信道的向前前進而向前前進。
8. 根據權利要求1所述的系統，其中所述信息是指可尋址空間的線。
9. 根據權利要求1所述的系統，其中所述套接字還允許傳達與地址翻譯服務相關的信 肩、。
10. 根據權利要求1所述的系統，其中： 所述起始者經由所述第一信道發送命令請求，並經由所述第二信道接收命令響應；和 所述目標經由所述第二信道發送幹預請求，並經由所述第三信道接收幹預響應。
11. 根據權利要求10所述的系統，其中所述第二信道上的相同信息片被同時視為命令 響應和幹預請求。
12. 根據權利要求10所述的系統，其中以與發送所述命令請求的順序不同的順序接收 所述命令響應。
13. 根據權利要求10所述的系統，其中以與發送所述命令請求的所述順序不同的順序 接收所述命令響應。
14. 根據權利要求10所述的系統，其中可以任何順序接收所述命令響應。
15. 根據權利要求10所述的系統，其中以與發送所述幹預請求的順序不同的順序接收 所述幹預響應。
16. 根據權利要求10所述的系統，其中可以任何順序接收所述幹預響應。
17. 根據權利要求1所述的系統，其中所述起始者經由所述第一信道發送命令請求，並 經由所述第二信道接收命令響應。
18. 根據權利要求17所述的系統，其中可以與發送所述命令請求的所述順序不同的順 序接收所述命令響應。
19. 根據權利要求17所述的系統，其中可以任何順序接收所述命令響應。
20. 根據權利要求1所述的系統，其中所述目標經由所述第二信道發送幹預請求，並經 由所述第三信道接收幹預響應。
21. 根據權利要求20所述的系統，其中可以與發送所述幹預請求的所述順序不同的順 序接收所述幹預響應。
22. 根據權利要求20所述的系統，其中可以任何順序接收所述幹預響應。
23. -種傳達與高速緩存相干性相關的信息的方法，所述方法包括如下步驟： 在第一信道上將幹預請求信息從目標傳送到起始者； 在第二信道上將幹預響應信息從所述起始者傳送到所述目標； 在第三信道上將命令請求信息從所述起始者傳送到所述目標；和 在所述第一信道上傳送命令響應信息。
24. 根據權利要求23所述的方法，其中所述起始者在所述第一信道上接受信息，而無 需等待在所述第三信道上發送信息。
25. 根據權利要求23所述的方法，其中所述起始者在所述第二信道上發送信息，而無 需等待在所述第三信道上發送信息或在所述第一信道上接收信息。
26. 根據權利要求23所述的方法，其中所述目標在所述第一信道上發送信息，而無需 等待在所述第三信道上接收信息。
27. 根據權利要求23所述的方法，其中所述目標在所述第二信道上接受信息，而無需 等待在所述第三信道上接收信息或在所述第一信道上發送信息。
28. 根據權利要求23所述的方法，其中將信息包化。
29. 根據權利要求28所述的方法，其中一個包傳送命令響應信息和幹預請求信息。
30. 一種系統，其包括： 起始者； 目標；和 套接字，其使得能夠在所述起始者和所述目標之間傳達信息，所述套接字包括： 第一信道； 第二信道；和 第三信道， 其中所述起始者經由所述第一信道發送命令請求，並經由所述第二信道接收命令響 應；且 所述目標經由所述第二信道發送幹預請求，並經由所述第三信道接收幹預響應。
31. 根據權利要求30所述的系統，其進一步包括所述目標經由其而充當起始者的第二 套接字。
32. 根據權利要求30所述的系統，其進一步包括所述起始者經由其而充當目標的第二 套接字。
33. 根據權利要求30所述的系統，其進一步包括經布置而使得代理為一套接字上的起 始者和另一套接字上的目標兩者的第二套接字。
34. 根據權利要求30所述的系統，其中所述信息被包化。
35. 根據權利要求30所述的系統，其中所述起始者確保所述第二信道獨立於所述第一 信道的向前前進而向前前進。
36. 根據權利要求30所述的系統，其中所述目標確保所述第三信道獨立於所述第一和 第二信道的向前前進而向前前進。
37. 根據權利要求30所述的系統，其中所述信息是指可尋址空間的線。
38. 根據權利要求30所述的系統，其中所述套接字還允許傳達與地址翻譯服務相關的 信息。
39. 根據權利要求30所述的系統，其中所述第二信道上的相同信息片被同時視為命令 響應和幹預請求。
40. 根據權利要求30所述的系統，其中以與發送所述命令請求的順序不同的順序接收 所述命令響應。
41. 根據權利要求30所述的系統，其中以任何順序接收所述命令響應。
42. 根據權利要求30所述的系統，其中以與發送所述幹預請求的順序不同的順序接收 所述幹預響應。
43. 根據權利要求30所述的系統，其中可以任何順序接收所述幹預響應。
【文檔編號】G06F12/08GK104094241SQ201280059804
【公開日】2014年10月8日 申請日期:2012年10月25日 優先權日:2011年10月26日
【發明者】讓-雅克·勒克萊 申請人:高通科技公司