任意波信號發生器的製造方法
2023-05-04 02:16:16
任意波信號發生器的製造方法
【專利摘要】本實用新型公開了一種任意波信號發生器，包括順序連接的Flash晶片、數據控制模塊、數模轉換處理模塊及線性相位濾波器，所述數據控制模塊包括Flash控制單元、通過所述Flash控制單元連接的數據控制單元、串並處理單元、與所述串並處理單元相連接的數據合併處理單元，所述數據控制單元分別連接所述Flash控制單元、串並處理單元、數據合併處理單元。本實用新型融合電子信號處理分析與集成線路設計技術，不僅可以產生任意波形，而且成本降低，存儲深度高，提高了產品質量。
【專利說明】任意波信號發生器
【技術領域】
[0001]本實用新型涉及信號發生器領域，特別是涉及一種任意波信號發生器。
【背景技術】
[0002]目前業界常用的任意波產生方法有以下幾種:
[0003]a.FPGA+SRAM:並行通訊的雙埠 RAM由於控制時序簡單，在任意波信號的發展初期受到了極大的關注，但是隨著任意波信號需要更高的速率和更大的容量時，SRAM的缺陷就一步步地凸現出來。SRAM的最高時鐘速率在100MHz，而單片的容量也在512kB，如果要提高其中兩項中的哪一項都需要連接更多的SRAM來實現，如此線路將變得異常複雜，成本也隨之增加了許多。
[0004]b.FPGA+DRAM:達到更高的時鐘速率和更大的容量一般專業任意波訊號產生儀器把架構修改為FPGA+DRAM的方式，其中DRAM在容量和速度上具有非常優越的優勢並且內存廠商在這方面也是攻關的重點，速度由原來的百MHz到現在的GHz，容量由原來的MByte到現在的百MByte。雖然以上條件都能實現了，但是其周邊的價格如FPGA和PCB等其他材料成本呈指數上升，這樣導致調試和測試複雜程度增加，成本也隨之增加。
[0005]c.FPGA:為了應付成本的優勢對於低端的任意波信號發生器選擇了低容量高時鐘率單一 FPGA的方式來實現。此種方式的缺點是對於周期很長的任意波信號只能望塵莫及。
[0006]上述幾項系統架構成本佔整臺任意波信號發生器相當大的比率，其中FPGA+SRAM的價格最貴且需要控制的引腳最多，如要達到200Msa/S (採樣率)和IM點的深度需要佔用50 PIN的FPGA引腳和成本在500至1000RMB的單SRAM。而直接使用FPGA成本可以降低，但是FPGA內部自帶的SRAM容量有限，只能達到16K左右的輸出點數。上述問題一直以來都困擾著一般任意波訊號產生儀器製造商。近年來隨著數位化的集成線路設計、製造及測試等技術突飛猛進，尤其是半導體前端設計有許多工具(FPGA)，使一般不是從事集成電路晶片設計的廠商或個人都可以藉由這些工具來設計適合本業專用的集成電路晶片來使用。
[0007]因此亟需提供一種新型的任意波信號發生器來解決上述問題。
實用新型內容
[0008]本實用新型主要解決的技術問題是提供一種任意波信號發生器，能夠克服現有任意波信號發生器成本高，存儲深度低等問題。
[0009]為解決上述技術問題，本實用新型採用的一個技術方案是:提供一種任意波信號發生器，包括順序連接的Flash晶片、數據控制模塊、數模轉換處理模塊及線性相位濾波器，所述數據控制模塊包括Flash控制單元、通過所述Flash控制單元連接的數據控制單元、串並處理單元、與所述串並處理單元相連接的數據合併處理單元，所述數據控制單元分別連接所述Flash控制單元、串並處理單元、數據合併處理單元。
[0010]優選的，所述任意波信號發生器包括兩顆Flash晶片。
[0011]優選的,所述Flash控制單元包括Flashl控制單元、Flash2控制單元。[0012]優選的，所述串並處理單元包括一直接數字頻率合成集成電路。
[0013]本實用新型的有益效果是:本實用新型融合電子信號處理分析與集成線路設計技術，不僅可以產生任意波形，而且成本降低，存儲深度高，提高了產品質量。
【專利附圖】
【附圖說明】
[0014]圖1是本實用新型任意波發生器一較佳實施例的結構示意圖；
[0015]圖2是所述Flash控制單元的控制時序圖；
【具體實施方式】
[0016]下面結合附圖對本實用新型的較佳實施例進行詳細闡述，以使本實用新型的優點和特徵能更易於被本領域技術人員理解，從而對本實用新型的保護範圍做出更為清楚明確的界定。
[0017]請參閱圖1，本實用新型實施例包括:
[0018]一種任意波信號發生器，包括順序連接的Flash晶片、數據控制模塊、數模轉換處理模塊及線性相位濾波器，所述數據控制模塊包括Flash控制單元、通過所述Flash控制單元連接的數據控制單元、串並處理單元、與所述串並處理單元相連接的數據合併處理單元，所述數據控制單元分別連接所述Flash控制單元、串並處理單元、數據合併處理單元。
[0019]下面具體介紹所述數據控制模塊內部各部分的功能與作用:為了加大的數據信號的處理能力，本實用新型使用了兩個Flash控制單元來實現高速率和高容量的功能，包括Flashl控制單元、Flash2控制單元。為了使得Flash能夠順序讀出，Flash控制單元需要使用如圖2所示的時序控制來實現數據的實時輸出，首先給所述Flash晶片發送3Bh的指令，而後發送24位起始地址等待10個時鐘周期即可以實現連續接受數據並傳送至所述串並處理單元。
[0020]所述串並處理單元包括直接數字頻率合成集成電路(DDS)，一般直接數字頻率合成集成電路中的波形表皆為只讀存儲器(ROM)組成，且存放著正弦波(SIN)數據不可更改，本實用新型將其更改為Flash可擦寫內存，可更改用戶所需的波形數據，並將Flash的2個數據位寬轉換成8個數據位寬的數據賦值於所述數據合併處理單元。
[0021]由於我們使用的是串口 Flash的波表文件，為了充分發揮起獨有的特性，所述數據合併處理單元可以使用所述數據控制單元來設置輸出至所述模數轉換(DAC)處理模塊的位寬,這樣即可以實現高時鐘率和低解析度的應用，又能實現高解析度和適中時鐘率的應用。為增加所述直接數字頻率合成集成電路的動作速度，所述數據控制單元採用並連輸出入的方式與外界((PU或其他)傳輸數據，除此之外，更需做系統時鐘的計算及形成，各項開關控制，數據依功能做傳送。
[0022]由此可見，本實用新型融合電子信號處理分析與集成線路設計技術，不僅可以產生任意波形，而且成本降低，存儲深度高，提高了產品質量。
[0023]以上所述僅為本實用新型的實施例，並非因此限制本實用新型的專利範圍，凡是利用本實用新型說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的【技術領域】，均同理包括在本實用新型的專利保護範圍內。
【權利要求】
1.一種任意波信號發生器，包括順序連接的Flash晶片、數據控制模塊、數模轉換處理模塊及線性相位濾波器，其特徵在於，所述數據控制模塊包括Flash控制單元、通過所述Flash控制單元連接的數據控制單元、串並處理單元、與所述串並處理單元相連接的數據合併處理單元，所述數據控制單元分別連接所述Flash控制單元、串並處理單元、數據合併處理單元。
2.根據權利要求1所述的任意波信號發生器，其特徵在於，所述任意波信號發生器包括兩顆Flash心片。
3.根據權利要求1所述的任意波信號發生器，其特徵在於，所述Flash控制單元包括Flashl控制單元、Flash2控制單元。
4.根據權利要求1所述的任意波信號發生器，其特徵在於，所述串並處理單元包括一直接數字頻率合成集成電路。
【文檔編號】H03K3/02GK203482172SQ201320603251
【公開日】2014年3月12日 申請日期:2013年9月27日 優先權日:2013年9月27日
【發明者】王春林 申請人:固緯電子(蘇州)有限公司