一種自適應電流鏡的製作方法

2023-04-23 08:35:01 1

專利名稱：一種自適應電流鏡的製作方法
技術領域：
本發明涉及集成電路技術領域，尤其涉及一種自適應電流鏡。
背景技術：
在現有的多位輸出的LED恆流驅動電路，其輸出電流大小由一個外掛電阻產生的 輸入電流決定，輸出電流大小和精度取決於比例電流鏡。實際使用中，根據具體應用的不 同，需要的輸出電流大小也會不同。而現有技術中電流鏡的工作範圍有限，尤其保持高精度 的工作範圍有限。為了滿足不同的輸出電流需求，其通常做法是按照不同的電流範圍分檔 設計、生產多個晶片產品，或者在同一個晶片上提供不同精度的使用區間。例如，目前市場 上片內精度士3%常見的3 45mA檔、10 50mA檔、20 30mA檔、30 90mA檔等，而對於 標稱工作區間為5 90mA的產品，其實際達到片內精度士3%的精確區間僅為10 60mA。 這大大增加了設計開發和生產備貨成本，也增加了客戶選購產品的難度。如果能夠在一顆 晶片上實現較大電流範圍內(如1 90mA全範圍片內精度士3%)都能保持精度則既減輕 了設計開發負擔，又降低了製造成本和提高了生產效率，還可大大提升了客戶使用的方便 性。這就需要一種可在寬電流範圍內保持高精度的電流鏡。電流鏡電路在實際使用方面分為兩種一種是電流源，即向外輸出穩定的電流； 還有一種是電流阱或電流漏，即從外電路吸收穩定的電流，偶數級子級電流鏡串聯使用即 可以實現電流源與電流阱的相互轉換。在模擬電路和/或大規模數模混合集成電路中，經常使用精確的電流作為參考電 流或基準電流。由於同一晶片中基準電源通常用一個，其不同的模擬電路單元(IP)、不同電 路模塊設計和/或採用的電晶體類型不同，經常需要提供不同的方向(通常稱為灌電流或 拉電流)和不同大小的電流。實際的應用中常常使用簡單的NMOS電流鏡連接PMOS電流鏡 或反之的方法解決，但對精度的損害較大。如果有一種方向靈活、電流範圍寬的高精度電流 鏡將可有效地解決此問題。在高精度模擬電路中常常需要精確比例的MOS管，例如電流鏡的輸入管和輸出管 之間的寬長比W/L需要精確的比例對稱，在版圖上必須實行對稱設計。在比例管的倍率相 差不大時，版圖上容易對稱；而當倍率相差過大時，對稱的版圖設計上就要困難的多，而且 由於工藝波動引起的比例管之間的參數偏差也大。將大倍率拆分成幾級較小倍率相串聯可 以解決此問題，但在電流鏡精度誤差較大的情況下無法採用。傳統的MOS電流鏡電路如圖1所示。輸入電流I,ef經過M0，產生M0、M1和M2的柵 電壓，這三個電晶體均為NMOS管，且都工作在飽和狀態，具有相同的柵源電壓。不考慮漏電 壓的影響，如果Ml和M2管的寬長比(W/L)與MO的寬長比相同，則Ml和M2的漏源電流就 等於MO的漏源電流。如果M0、M1、M2的寬長比不同，則三個管子的電流之比等於它們的寬 長比之比。但是，實際使用時，M0、M1和M2管的漏源電壓難以保持一致，所產生的誤差使這 種傳統的電流鏡無法滿足高精度場合的要求。工作在飽和區MOS管的漏源電流方程如式(1)所示 其中，μ表示載流子遷移率，Cox表示單位面積的柵氧電容，W、L分別為MOS管的 溝道寬度與溝道長度，Vgs、vth、Vds分別表示柵源電壓、閾值電壓、漏源電壓，λ表示溝道調製 係數。MOS管工作於飽和區的條件為Vds 彡(Vgs-Vth)(2)MOS管工作在線性區時的漏源電流方程如式(3)所示 MOS管工作在線性區的條件為Vds ^ (Vgs-Vth)(4)因此，MOS管處於飽和區與線性區邊界的條件是Vds = (Vgs-Vth)(5)在確定的工藝條件下，如果固定了 MOS管的寬長比W/L和漏源電壓Vds，根據式 (1) (5)可以得出1、無論MOS管工作在飽和區還是線性區，漏源電流Ids的工作範圍主要由其柵源電 壓Vgs決定，漏源電流Ids隨著柵源電壓Vgs的變化而改變；2、無論MOS管工作在飽和區還是線性區，最小的柵源電壓Vgsimin)都受限於MOS管 的閾值電壓vth。由於漏源電流受Vgs-Vth的影響，考慮輸出電流精度，柵源電壓Vgs應與閾值 電Vth保持適當差值，以減小閾值電壓Vth的波動對漏源電流造成的影響；3、工作在飽和區的MOS管的最大柵源電壓Vgsimax)小於Vds+Vth，在較低的漏源電壓 工作時，其柵源電壓相應的也必須較低，此時漏源電流會很小，故要想得到較大的電流輸 出，需要大幅增加輸出MOS管的寬長比W/L，增加了晶片面積和成本；4、而工作在線性區的MOS管，因其柵源電壓Vgs要大於Vds+Vth，且其最大柵源電壓 Vgs(_)僅受限於MOS管的規格，其值通常不超過實際採用的電源電壓VDD，故而同樣的寬長比 W/L可以得到更大電流，換句話說，同樣大小的電流需要的晶片面積更小，成本更低；5、飽和區的Ids與(Vgs-Vth)的平方成正比，故而任何Vth的微小變化都會被成倍的 放大；而線性區的Ids僅與(Vgs-Vth)成一階線性關係，Vth的變化造成對Ids的影響小於飽和 區；6、由於飽和區的漏源電壓大於線性區，在相同的電流下，飽和區工作的MOS管功 耗大於線性區；7、只要柵源電壓Vgs —定，漏源電流的精度僅與工藝參數(μ、C。X、λ ,Vth)有關。另外，在確定的工藝條件下，如果固定MOS管的寬長比，而不固定漏源電壓Vds，根 據式⑴ (5)可以得出1、無論MOS管工作在線性區還是飽和區，漏源電流均受漏源電壓的變化的影響， 造成精度下降；2、無論MOS管工作在線性區還是飽和區，當Ids增大時，相應的Vgs會加大；3、由於Vds的增大，溝道調製效應加劇，精度下降；4、當Ids增大時，工作在線性區的MOS管主要依靠增加Vgs實現，因為要保證Vgs大 於(Vds+Vth)，故其Vds增加較小；而工作於飽和區的MOS管，雖然可以通過增加Vds來增大電流，但易受溝道調製效應的影響，且增大的幅度也有限；如果通過增加Vgs來實現，為保證Vds 大於(Vgs-Vth)而工作在飽和區，在Vgs大幅增加時，Vds必須大幅增加，因而隨Ids增大，飽和 區MOS管的功耗的增加值(AIds*AVds)增加的幅度大於線性區。 而在確定的工藝條件下，如果固定漏源電壓Vds，而不固定MOS管的寬長比，根據式 (1) (5)可以得出 1、同樣的漏源電流下，寬長比越小，柵源電壓Vgs愈大；寬長比越大，柵源電壓Vgs 愈小；2、同樣的柵源電壓Vgs下，寬長比越大，漏源電流愈大；寬長比越小，電流愈小。為了使如圖1所示電流鏡的NMOS管MO和Ml的漏源電壓相同，提高電流鏡的精度， 如圖2所示的電路結構被提出。如圖2所示，將MO和Ml的漏端電壓作為運算放大器的兩 個輸入端，並增加PMOS管M2，並將其連接成負反饋的形式。這樣根據運算放大器的工作原 理，可知MO和Ml的漏源電壓相同。本方法僅僅解決了漏源電壓Vds的相等問題。申請號為200610075818. 5的中國專利公開了一種自動換檔電流鏡，如圖3所示， 該電路由電流感應模塊100、前級電流鏡單元200、後級電流鏡單元300組成，前、後級電流 鏡單元的倍率可調。電流感應模塊100用於設定換檔轉換點，可調整倍率電流鏡用於調整 偏壓電流Ib，但不影響最終輸出電流I。utl和I。ut2的值。例如，在SWl和SW2閉合情況下，輸 入電流Iin為100微安，則Ib為10微安，輸出電流I。utl、I。ut2為100微安。若將轉換點設置 為50微安，當Iin為10微安時，Sffl和SW2斷開，使前級電流鏡的MP1、MP2放大倍率變為 5 1，後級電流鏡的麗1、麗2、MN4的倍率變為1 5。這樣，偏壓電流Ib為2微安，I。utl、 I。ut2為10微安。如果沒有換檔，則Ib為1微安，因此Ib值提高了一倍。此方法改善了輸出 電流較小時的電流精度，事實上擴大了電流工作範圍的下限。但仍存在如下問題1、不能克服漏源電壓Vds的波動對輸出電流帶來的影響；2、雖然通過提高柵源電壓Vgs減小了(Vgs-Vth)的影響，但因工作在飽和區，閾值電 壓Vth對輸出電流的影響仍較大；3、因柵源電壓的上限受飽和區工作條件(Vgs < Vds+Vth)的限制，輸出電流的上限 較低，如果簡單地通過增加MOS管寬長比的方法提高上限，將大大增加晶片成本；4、MOS管工作在飽和區，功耗較大；若要增大輸出電流則需要更大寬長比的MOS 管，增加了晶片面積；5、需要兩級電流鏡串聯才能工作，增加了電路複雜度和成本；而若要增加檔位數 量以擴大電流範圍，則需要相應增加電流感應模塊和比較器數目，也會增加電路複雜度和 成本；6、電流鏡輸出易受負載電阻和負載電壓的影響。申請號為200620118594. 7的中國專利公開了一種電流鏡以及使用該電流鏡的發 光裝置，如圖4所示。在該電流鏡中，NMOS管Ml作為輸入級電路、NMOS管M2作為輸出級 電路。Ml和M2的柵源電壓相同，運算放大器CPl根據Ml與M2的漏源電壓產生一控制信 號，根據該控制信號調整M2的漏源電壓，使Ml與M2的漏源電壓相等。並通過設置控制電 壓Vc，可使Ml與M2工作在線性區。該電流鏡可以用較低的成本提供較大的輸出電流和較 低的負載壓降。但仍存在如下問題1、僅僅考慮拓展了輸出電流的上限，對輸出電流的下限沒有改善；
2、沒有考慮在輸出電流較小時，相應較小的柵源電壓Vgs會因閾值電壓的漂移而 對輸出電流精度產生影響；3、由於寬長比固定，使其可以工作的最大電流和最小電流進一步受限，從而無法 在單塊晶片上實現輸出較大範圍的電流。申請號為200810217219. 1的中國專利公開了一種多路LED驅動電路，如圖5所 示。包括用於提供精準電流的精準電流源30，和用於對每一路輸出進行精確調控的有源輸 出級34。此方法仍是電流鏡的一種，解決了多路輸出的電流匹配精度問題。由於此專利未 明確說明其鏡像管11和多路驅動管MNB工作在飽和區還是線性區，其存在的問題分別討論 如下1、如果工作在飽和區，因柵源電壓的上限受飽和區工作條件(Vgs < Vds+Vth)的限 制，輸出電流的上限較低，如果簡單地通過增加MOS管寬長比的方法提高上限，將大大增加 晶片成本；2、如果工作在飽和區，如要通過增加Vgs來加大輸出電流，將因Vgs增加帶來比線性 區更大的功耗增量；3、無論工作在飽和區還是線性區，當輸出電流較小時，閾值電壓的漂移對電流精 度的影響未被考慮；4、因而，如果在飽和區工作，提高電流上限將增大成本和功耗，小電流時的精度受 工藝的影響較大的問題未考慮，無法實現在較大的輸出電流範圍內保持較高的電流精度；5、而即使工作在線性區，輸出電流較小時的電流精度受工藝的影響較大的問題未 考慮；6、由於寬長比固定，使其可以工作的最大電流和最小電流進一步受限，從而無法 在單塊晶片上實現輸出較大範圍的電流。

發明內容
本發明針對現有電流鏡的輸出電流範圍較小，而輸出電流範圍較大時全範圍內電 流精度不高的缺點，提供一種自適應電流鏡，在較大的電流範圍內保持較高的恆流精度。一種自適應電流鏡，由若干個子級電流鏡串聯組成，每個子級電流鏡包括一輸入電路單元，該輸入電路單元由至少一個基本電晶體和至少一個備選電晶體 並聯組成，基本電晶體的漏極連接一輸入電流1&，備選電晶體與基本電晶體之間設有開 關；若干輸出電路單元，每個輸出電路單元由至少一個基本電晶體和至少一個備選晶 體管並聯組成，備選電晶體與基本電晶體之間設有開關，輸入電路單元與輸出電路單元中 電晶體柵極均互連，保證輸入電路單元和輸出電路單元中所有的電晶體具有相同的柵源電 壓，輸入電路單元與輸出電路單元中電晶體源極均互連，保證輸入電路單元和輸出電路單 元中所有的電晶體具有相同的源極電位；所述的開關為任何集成電路中可實現開關功能的電子元件，如NMOS管、PMOS管或 CMOS模擬開關等，開關可以設置在基本電晶體和備選電晶體的柵極、源極或漏極之間，一般 將開關設在基本電晶體和備選電晶體的漏極之間，其柵極和源極分別連在一起。當然，也可 將基本電晶體和備選電晶體的源極和漏極分別連在一起，開關設在其柵極之間。或者將基本電晶體和備選電晶體的柵極和漏極分別連在一起，開關設在其源極之間。開關設置在這 三個位置均能達到控制備選電晶體導通或截止的目的；—電壓檢控單元，檢測輸入電路單元與輸出電路單元中電晶體的柵源電壓，與預 設的兩個電壓基準比較，根據比較結果控制輸入電路單元與輸出電路單元中開關的通斷。所述的輸入電路單元中基本電晶體的漏極連接第一運算放大器的一個輸入端，第 一運算放大器的另一個輸入端連接一參考電壓，第一運算放大器的輸出端連接所述的輸入 電路單元中基本電晶體的柵極。由於運算放大器的特性，使輸入電路單元中基本電晶體的 漏源電壓等於所述的參考電壓V&，通過調節參考電壓可以使輸入電路單元中基本晶體 管工作在線性區。所述的輸出電路單元中基本電晶體的漏極通過一負反饋阻抗調節單元輸出電流， 所述的負反饋阻抗調節單元由第二運算放大器與第一電晶體組成，所述的第二運算放大器 的一個輸入端接輸入電路單元中基本電晶體的漏極，第二運算放大器的另一個輸入端接第 一電晶體的源極和輸出電路單元中基本電晶體的漏極，第二運算放大器的輸出端接第一晶 體管的柵極，第一電晶體的漏極電流為輸出電路單元的輸出電流，因此，每個子級電流鏡可 以有多個輸出電流，由若干子級電流鏡串聯而成的整個電流鏡也有多路輸出電流，給晶片 設計帶來了相當大的靈活性和彈性空間。由於運算放大器的特性，迫使輸入電路單元和輸 出電路單元中所有的電晶體具有相同的漏極電壓並同時工作在線性區，確保比例電流鏡的 精度。同時，負反饋阻抗調節單元還起到了隔離負載對電流鏡影響的作用。所述的輸入電路單元和輸出電路單元中基本電晶體和備選電晶體具有相同的閾 值電壓Vth，使閾值電壓的漂移對電流鏡輸出電流的影響降到最低。 所述的電壓檢控單元包括第一電壓比較器、第二電壓比較器、若干個RS觸發器和 /或若干個與非門，其中第一電壓比較器將輸入電路單元中電晶體的柵源電壓與第一電壓 基準比較，若柵源電壓大於第一電壓基準，則通過RS觸發器和/或與非門向輸入電路單元 和/或輸出電路單元中的開關發出控制信號，使開關閉合；第二電壓比較器將輸入電路單元中電晶體的柵源電壓與第二電壓基準比較，若柵 源電壓小於第二電壓基準，則通過RS觸發器和/或與非門向輸入電路單元和/或輸出電路 單元中的開關發出控制信號，使開關斷開。所述的第一電壓基準小於電流鏡的工作電壓，所述的第二電壓基準大於所述的參 考電壓與輸入電路單元中電晶體閾值電壓Vth之和，第二電壓基準小於第一電壓基準。由於輸入電路單元與輸出電路單元中電晶體的柵源電壓、漏源電壓、源極電位均 分別相等，則這些電晶體處於相同的工作狀態，在本發明中這些電晶體均工作在線性區，流 過這些電晶體的電流由它們的寬長比決定。通過電壓檢控單元控制輸入電路單元與輸出電 路單元中開關的閉合、斷開，從而控制輸入電路單元與輸出電路單元中備選電晶體的導通、 截止，來調節電路單元與輸出電路單元中電晶體的寬長比，達到調節輸出電流的目的。所述的子級電流鏡的輸入電路單元和輸出電路單元中的基本電晶體、備選電晶體 和第一電晶體均為NMOS管或PMOS管，相鄰兩個子級電流鏡的輸入電路單元和輸出電路單 元中的電晶體的導電類型不同。由於NMOS管與PMOS管的互補作用，使前後子級電流鏡的 輸出電流方向相反。本發明的優點在於
1、根據電流的大小不同，自動調節相關MOS管的寬長比(W/L)，既擴大了電流範圍 又保證了高精度。2、無論MOS管調節範圍多大，都僅需要兩個電壓比較器，減少了晶片面積和複雜 度，降低了成本。3、自適應電流鏡輸入和輸出單元中的MOS管工作在線性區，使輸出埠電壓降 低，減小了自身功耗，降低了因工藝製造引起的閾值電壓變化對輸出電流所造成的影響。4、偶數級子級電流鏡串聯使用，可實現電流鏡輸入電流與輸出電流反向。5、多級小比例串聯實現大比例電流鏡，可改善版圖的對稱性設計對精度的影響。


圖1為傳統電流鏡電路圖；圖2為一種改進的電流鏡電路圖；圖3為專利200610075818. 5中公開的電流鏡電路圖；圖4為專利200620118594. 7中公開的電流鏡電路圖；圖5為專利200810217219. 1中公開的電流鏡電路圖；圖6為本發明的一種實施例的電路圖；圖7為本發明的另一種實施例的電路圖；圖8為本發明的又一種實施例的電路圖。
具體實施例方式實施例1本實施例如圖6所示，包括輸入電路單元11，兩個輸出電路單元12、13，兩個負反 饋阻抗調節單元14、15和一個電壓檢控單元16。輸入電路單元11由四個匪05管機1、] 12、]\113、]\114和三個開關511、512、513組 成，四個NMOS管的柵極均連接運算放大器AMPl的輸出端，源極均接地，NMOS管Mll的漏極 直接與運算放大器AMPl的正向輸入端和輸入電流Iref連接，NMOS管M12、M13、M14作為備 選管，其漏極分別通過開關SW1、SW2、SW3與運算放大器AMPl的正向輸入端和輸入電流Iref 連接，運算放大器AMPl的負向輸入端接參考電壓V,ef，開關SW1、Sff2, SW3分別控制備選管 M12、M13、M14的導通和關斷。本例中開關均採用CMOS模擬開關。兩個負反饋阻抗調節單元14、15結構相同，均分別由一個運算放大器和一個NMOS 管組成。其中，運算放大器AMP2和NMOS管M2構成負反饋阻抗調節單元14，運算放大器AMP3 和NMOS管M3構成負反饋阻抗調節單元15。運算放大器AMP2和AMP3的正向輸入端都連 接輸入電流Iref和輸入電路單元11中基本管Mll的漏極，運算放大器AMP2的反向輸入端 連接NMOS管M2的源極和輸出電路單元12中基本管M21的漏極，運算放大器AMP2的輸出 端連接NMOS管M2的柵極，運算放大器AMP3的反向輸入端連接NMOS管M3的源極和輸出電 路單元13的基本管M31的漏極，運算放大器AMP3的輸出端連接NMOS管M3的柵極。由於 運算放大器的特性，迫使輸入電路單元11和輸出電路單元12、13中NMOS管的漏源電壓相 等。本實施例的自適應電流鏡有兩路輸出，負反饋阻抗調節單元14中NMOS管M2的漏極電流作為第一路輸出I。utl，負反饋阻抗調節單元15中NMOS管M3的漏極電流作為第二路輸出 I0ut2o本實施例的兩路輸出電流均為灌電流，且兩路輸出的電流相等。兩個輸出電路單元12、13結構相同，每個輸出電路單元各有三個備選NMOS管，可 以實現在首先保證小電流精度的基礎上增大MOS管的寬長比可調範圍，使輸出電流可調範 圍大增。輸入電路單元11與輸出電路單元12、13中所有的NMOS管柵極相連並接入運算放 大器AMPl的輸出端，源極均接地，保證輸入電路單元與輸出電路單元所有的NMOS管柵源電 壓相同。其中，輸出電路單元12由匪OS管M21、M22、M23、M24和開關SW4、Sff5, SW6組成， NMOS管M22、M23、M24為輸出電路單元12中的備選管，其漏極均通過開關與基本管M21漏 極相連接，分別由開關SW4、SW5、SW6控制其導通或關斷。輸出電路單元13由NMOS管M31、 M32、M33、M34和開關SW7、Sff8, SW9組成，匪OS管M32、M33、M34為輸出電路單元13中的備 選管，其漏極均通過開關與基本管M31漏極相連接，分別由開關SW7、SW8、SW9控制其導通或 關斷。電壓檢控單元16由兩個電壓比較器C0MP1、C0MP2，三個與非門G1、G2、G3和三個 RS觸發器Tl、T2、T3組成。其中，兩個電壓比較器COMPl、C0MP2的正向輸入端(Vgate端) 均連接運算放大器AMPl的輸出端，電壓比較器COMPl的正向輸入端Vgate檢測輸入電路單 元11和兩個輸出電路單元12、13中NMOS管的柵源電壓，反向輸入端接預設的高位判斷電 壓V,efh，將輸出的比較信號Vch輸入到三個與非門Gl、G2、G3的一個輸入端。電壓比較器 C0MP2的正向輸入端同樣檢測輸入電路單元11和兩個輸出電路單元12、13中NMOS管的柵 極電壓Vgate，反向輸入端連接預設的低位判斷電壓VMfl，將輸出的比較信號Vcl輸入到RS觸 發器T1、T2、T3的R輸入端。復位/置位信號RES輸入到三個與非門G1、G2、G3和三個RS觸發器T1、T2、T3的 復位/置位端。與非門Gl有兩個輸入端，分別接Vch信號和RES信號，將邏輯判斷結果輸 入到RS觸發器Tl的S輸入端，RS觸發器Tl發出控制信號Vetel控制開關SW1、SW4、SW7的 通斷，從而控制備選管Μ12、Μ22、Μ32的導通或截止，調節輸出電流範圍。與非門G2有三個輸入端，分別接Vch信號、RES信號和RS觸發器Tl的輸出Vctel 信號，將邏輯判斷結果輸入到RS觸發器Τ2的S輸入端，RS觸發器Τ2發出控制信號Vete2控 制開關SW2、Sff5, SW8的通斷，從而控制備選管Μ13、Μ23、Μ33的導通或截止，調節輸出電流 範圍。與非門G3有四個輸入端，分別接Vch信號、RES信號、RS觸發器Tl的輸出Vetel信 號和RS觸發器Τ2的輸出Vete2信號，將邏輯判斷結果輸入到RS觸發器Τ3的S輸入端，RS 觸發器Τ3發出控制信號Vete3控制開關SW3、SW6、SW9的通斷，從而控制備選管M14、M24、M34 的導通或截止，調節輸出電流範圍。由於運算放大器AMPl強迫接入其正向輸入端的輸入電路單元的NMOS管M11、M12、 M13、M14的漏源電壓等於接入其反向輸入端的參考電壓V&，即有Vds = VMf，所以設置適合 的參考電壓將使輸入電路單元11中的匪05管機1121314在全輸入電流範 圍內工作在線性區。當輸入電流從NMOS管M11、M12、M13、M14的漏極流入時，在運算放 大器AMPl的調節下匪05管機1、《12、《13、《14的柵源電壓Vgs將隨著Iref的變化而改變。又由於運算放大器AMP2、AMP3分別迫使與其連接的輸出電路單元的NMOS管的漏 源電壓等於輸入電路單元的NMOS管，故而輸出電路單元12、13中的MOS管也被強迫工作在線性區。為了迫使輸入電路單元和輸出電路單元的NMOS管工作在線性區，根據MOS電晶體 輸出特性可知，只要Vds足夠小且符合式(4)時MOS管就工作在線性區。從式(4)可知，Vds 的取值越小，Vgs的可用範圍就越大，得到的電晶體電流範圍也就越寬，綜合考慮效率、精度 和幹擾等因素，本例中取參考電壓= 0. 4V ；對於NMOS管M11、M12、M13、M14，由於Vgs的最小值必須保證MOS管工作在線性區， 根據式(4)MOS管工作在線性區的條件，此處有Vds = Vref，可得
0094]Vgs 彡 Vref+Vth(6)
0095]又由於根據MOS器件特性可知，柵源電壓最大不超過器件工作時的電源電壓，此 處電源電壓為VDD，即有
0096]Vgs ( Vdd(7)
0097]綜合式(6)和式(7)，得到NMOS管的柵源電壓Vgs的最大工作範圍為
0098]Vref+Vth 彡 Vgs 彡 Vdd(8)
0099]再根據式(5)M0S管飽和區與線性區的邊界條件，可得
0100]Vds = Vgs-Vth = Vref(9)
0101]結合式(3)和(9)，得到最小輸入電流IMf(min)為
1W 2
0102]= 2 Mcm γ KeC(10)
0103]而當Vgs = Vdd時，NMOS管輸入電流也達到最大值Irefimax)
2ψ
0104]4/im.x) = JMCox —[2(KDD -KthWret -Vj J(U)
0105]式(10)和(11)指出了輸入電流Ira的理論最大範圍，如果分別乘上電流鏡的倍 率，就得出輸出電路單元12、13的輸出電流理論最大可調範圍。
0106]又根據式(8)，可知高位判斷電壓V,efh和低位判斷電壓V,efl的理論值為
0107]Vrefh = Vdd
0108]Vrefl = Vref+Vth
0109]考慮到實用環境下，VDD、Vth和Vref都會有波動和誤差，所以在實際情況下要為相關 誤差預留餘量，取
0110]Vref+Vth < Vrefl < Vrefh < Vdd(12)
0111]Vrefh與Vrefl的差值至少需要同時滿足當Vgs大於VMfh而並聯備選MOS管後Vgs不 會小於Vrefl，以及當Vgs小於Vrefl而斷開備選MOS管後Vgs不會大於Vrefh。由於電晶體在一寬長比下，當Vgs上升到最大值時，其電流輸出能力也達到最大值 Irefimax)；當下降到最小值時，其電流輸出能力也達到最小值Iref(min)。式(10)和(11)證明了 輸出電流僅與寬長比相關，也表明改變寬長比確實可以改變輸出電流的範圍，即在Vgs上升 到最大值和電流輸出能力也達到最大值時，及時增加寬長比，如果此時維持電流不變且Vds 也不變，根據式(3)，Vgs將相應減小，也就拓寬了輸出電流上限；而在Vgs下降到最小值和電 流輸出能力也達到最小值時，及時減少寬長比，如果此時維持電流不變且Vds也不變，根據 式(3)，Vgs將相應增加，也進一步拓寬了輸出電流下限。式(10)和(11)僅指出了理論上的電流最大範圍，原因是Vss的最大和最小值都採用理論值。在實際應用中，波動和幹擾等總是存在的，設計中也不可忽略這些因素。因此，在 綜合考慮相關因素後，本例Vgs的最大值設定為電流鏡工作電壓的80%，即Vgsimax) = 0. SVdd ； 而本例Vgs的最小值設定為(Vref+Vth)和的基礎上增加25%，S卩Vgsimin) = 1. 25* (Vref+Vth)；本 例取 Vth = 0. 8V (NMOS)，Vref = 0. 4V, Vdd = 5V,則 Vgs(max) = 4V, Vgs(min) = 1. 5V。設高位判斷 電壓 VMfh = Vgsimax)，低位判斷電壓 VMfl = Vgs0llin)。由於本實施例中輸入電路單元11、和輸出電路單元12、13中所有MOS管的柵極電 壓、漏極電壓、源極電壓均分別相同，則本實施例電流鏡的輸出電流完全由它們的寬長比比 例決定。根據式(4)，可得Iref最小值公式 根據式(4)，得出Iref最大值公式 取μ nC。x = 0. 088mA/V2,NM0S 管的閾值電壓 Vth = 0. 8V, Vref = 0. 4V，Vgs(max) = 4V, Vgs0llin) = 1. 5V，高位判斷電壓 = Vgsimax) = 4V，低位判斷電壓 Vgs0llin) = 1. 5V。輸入電路單元11中的MOS管的寬長比設置如下(ff/L)M11 = 12/4 ； (ff/L)M12 = (12/4) *3 ； (W/L) M13 = (12/4) *8 ； (W/L) M14 = (12/4)*8 ；輸出電路單元12中的MOS管的寬長比設置如下(WzI)m21 = (12/4) *15 ； (ff/L)M22 = (12/4) *3* 15 ； (ff/L)M23 = (12/4) *8* 15 ； (ff/L) M24 = (12/4)*8*15 ；輸出電路單元13中的MOS管的寬長比設置如下(ff/L) M31 = (12/4) * 15 ； (ff/L) M32 = (12/4) *3* 15 ； (ff/L) M33 = (12/4) *8* 15 ； (ff/L) 34 = (12/4)*8*15。根據式(13)和(14)，以及以上各MOS管寬長比比例，可計算和推導出每次寬長比 調整所對應的電流值和狀態的變化。本實施例的工作過程如下初上電時，通過復位/置位信號RES使輸入電路單元 11和兩個輸出電路單元中的所有開關全部處於斷開狀態，僅NMOS管Mil、M21、M31導通， 此時輸入電路單元11的寬長比為(Wzl)11 = (ff/L)M11 = 12/4，輸出電路單元12的寬長比 為(W/L) 12 = (WzI)m21 = (12/4)*15，輸出電路單元 13 的寬長比為(ff/L) 13 = (ff/L)M31 = (12/4) *15，此時輸入電路單元的電流範圍為
丄ref(min) ΟΔ. O J-^ Aj 丄ref(max) =316μΑ，輸出電
路單元的電流範圍為 I。ut(min) = 0. 8mA, Iout(max) = 4. 75mA。輸入電流後，在運算放大器AMPl的作用下NMOS管M11、M21、M31的柵源電壓 Vgs隨之改變。電壓檢控單元16通過檢測已導通的NMOS管M11、M21、M31的柵源電 壓Vgs。如果Vgs > Vrefh,則通過電壓比較器C0MP1、與非門Gl和RS觸發器Tl發出選通信號 Vctel，使開關SffU Sff4, SW7閉合，則NMOS管M12、M22、M32導通，增加了寬長比，同時保存當 前狀態。此時輸入電路單元11的寬長比為(Wzl)11 = (ff/L)M11+(ff/L)M12 = (12/4)*4，輸出電路單元12的寬長比為(ff/L) 12 = (WzI)m2^(WzI)m22 = (12/4)*15*4，輸出電路單元13的 寬長比為(W/L)13= (ff/L)M31+(ff/L)M32 = (12/4)*15*4。在不改變輸入電流Iref的情況下Vgs 降低了，拓展了輸出電流的上限。此時，輸入電路單元的電流範圍擴展到Irefimin) = 52. 8 μ A， Irefimax) = 1. 26mA，輸出電路單元的電流範圍擴展到 I。ut(min) = 0. 8mA, Iout(max) = 19mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs > Vrefh,則通過電壓比較器 C0MP1、與非門G2和RS觸發器T2發出選通信號V。te2，使開關SW2、Sff5, SW8閉合，則NMOS 管M13、M23、M33導通，增加寬長比，同時保存當前狀態。此時輸入電路單元11的寬長比為 (W/L) n = (ff/L) M11+(ff/L) M12+(ff/L) M13= (12/4)*12，輸出電路單元 12 的寬長比為(ff/L) 12 = (WZL)m21+(ff/L)E2+(ff/L)M23 = (12/4)*15*12，輸出電路單元 13 的寬長比為(ff/L) 13 = (ff/L) M3i+(W/L)M32+(W/L)M33 = (12/4)*15*12。在不改變輸入電流Iref的情況下Vgs進一步降低了， 進一步拓展輸出電流的上限。此時，輸入電路單元的電流範圍擴展到IMf(min) = 52.8μΑ， Iref(fflax) = 3. 8mA，輸出電路單元的電流範圍擴展到 I。ut(min) = 0. 8mA, Iout(fflax) = 57mA ；電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs > Vrefh,則再通過電壓比較器 C0MP1、與非門G3和RS觸發器T3發出選通信號V。te3，使開關SW3、SW6、SW9閉合，則NMOS管 M14、M24、M34導通，增加寬長比，同時保存當前狀態。此時輸入電路單元11的寬長比為(W/ U11 = (W/L)M11+ (ff/L)M12+ (ff/L)M13+ (ff/L)M14 = (12/4)*20，輸出電路單元 12 的寬長比為(W/ L) 12 = (ff/L)M21+ (ff/L)M22+ (ff/L)Ε3+ (ff/L)E4 = (12/4) *15*20，輸出電路單元 13 的寬長比為 (W/L) 13 = (ff/L) M31+ (ff/L) M32+ (ff/L) M33+ (ff/L) M34 = (12/4)*15*20，在不改變輸入電流 Iref 的 情況下Vgs更進一步降低，輸出電流的上限再次拓寬。此時，輸入電路單元的電流範圍擴展 到 Ireftan) = 52. 8 μ A, Iref(max) = 6. 33mA，輸出電路單元的電流範圍擴展到 I。ut(min) = 0. 8mA,
I out (max) = 95mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs > Vrefh,則表明輸入電流Iref 已大於最大工作電流，即超出工作範圍；電壓檢控單元16隻要檢測到Vgate端的電壓有V,efl < Vgs < Vrefh,則維持原狀態；如電壓檢控單元16檢測Vgate端的電壓，有Vgs < Vrefl,如果此 時沒有任何備選管導通，則表明輸入電流已小於最小工作電流，即超出工作範圍。如電壓檢控單元16檢測Vgate端的電壓，有Vgs < V,efl，如果此時全部備選管均已 與基本管相連接，則通過電壓比較器C0MP2、與非門G3和RS觸發器T3發出關斷信號V。te3， 使開關SW3、SW6、SW9斷開，則NMOS管Ml4、M24、M34截止，減少寬長比，同時保存當前狀態。 此時，輸入電路單元 11 的寬長比為(W/L) n = (ff/L)M11+(ff/L)M12+(ff/L)M13 = (12/4)*12，輸 出電路單元 12 的寬長比為(ff/L) 12 = (ff/L)M21+(ff/L)^+(WZL)m23 = (12/4)*15*12，輸出電 路單元 13 的寬長比為(ff/L) 13 = (W/L)M31+(W/L)M32+(W/L)M33 = (12/4)*15*12。在不改變輸 入電流Iref的情況下提高了 Vgs，此時，輸入電路單元的電流範圍縮減到IMf(min) = 52. 8 μ A, Iref(max) = 3. 8mA，輸出電路單元的電流範圍縮減到 I。ut(min) = 0. 8mA, Iout(max) = 57mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs < Vrefl,則通過電壓比較器 C0MP2、與非門G2和RS觸發器T2發出選關斷信號Vete2，使開關SW2、SW5、SW8斷開，則NMOS 管M13、M23、M33截止，減少寬長比，同時保存當前狀態。此時輸入電路單元11的寬長比 為(Wzl)11 = (ff/L)M11+(ff/L)M12 = (12/4)*4，輸出電路單元 12 的寬長比為(ff/L) 12 = (W/L) M2I+(WZL)m22 = (12/4)*15*4，輸出電路單元 13 的寬長比為(ff/L) 13 = (ff/L)M31+(ff/L)M32 = (12/4)*15*4。在不改變輸入電流Iref的情況下提高了 Vgs。此時，輸入電路單元的電流範圍縮減到IMf(min) = 52. 8 μ A, Iref(max) = 1. 26mA，輸出電路單元的電流範圍縮減到I。ut(min)= 0. 8mA, Iout(max) = 19mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs < Vrefl,則通過電壓比較器 C0MP2、與非門Gl和RS觸發器Tl發出關斷信號V。tel，使開關SW1、SW4、SW7斷開，則NMOS管 M12、M22、M32截止，減少寬長比，同時保存當前狀態。此時輸入電路單元11的寬長比為(W/ U11 = (ff/L)M11 = 12/4，輸出電路單元 12 的寬長比為(ff/L) 12 = (ff/L)M21 = (12/4)*15，輸 出電路單元13的寬長比為(W/L)13= (ff/L)M31 = (12/4)*15。此時，輸入電路單元的電流範 圍縮減到Iref(min) = 52. 8 μ A, Iref(max) = 316 μ Α,輸出電路單元的電流範圍縮減到I。ut(min)= 0. 8mA, Iout(max) = 4. 75mA。電壓檢控單元16不斷的檢測Vgate端的電壓，將檢測到的Vgs與預設的高位判斷電 壓與低位判斷電壓VMfl比較，若檢測到的Vgs高於Vrefh，則發出選通信號，將相應的開關 閉合，增加導通的NMOS管數目，增加寬長比；若檢測到的Vgs低於VMfl，則發出關斷信號，將 相應的開關斷開，減少導通的NMOS管數目，減少寬長比；若Vrefl < Vgs < Vrefh,則維持原狀。 通過控制開關的閉合或斷開，達到調節電流範圍之目的。所以，採用本發明的電流鏡，電流範圍獲得顯著拓寬，實現了寬輸入電流範圍Irefimin)= 52.8μΑ, Irefimax) = 6. 33mA。實現了寬輸出電流範圍I。ut(min) = 0. 8mA, Iout(max) = 95mA。本例中負反饋阻抗調節單元14、15中的匪OS管M2、M3的寬長比為W/L= 1500/1。實施例2本實施例如圖7所示，本實施例由兩級電流鏡串聯而成。模塊100P、200P、300P組 成了第一級電流鏡，模塊100N、200N、300N組成了第二級電流鏡。第一級電流鏡的結構與實 施例1基本相同，但備選管的個數減為二個，與非門和RS觸發器的數量各減少了一個，MOS 管均採用PMOS管。本實施例中，由P5、P6、P7組成第一級電流鏡的輸入電路單元，P6、P7為備選管。 由P1、P2、P3組成第一級電流鏡的輸出電路單元，P2、P3為備選管。由於PMOS管的特性，輸 入電流為拉電流，相應的輸出電流也為拉電流。輸出電流為PMOS管P4的漏極電流，該輸出 電流作為第二級電流鏡的輸入電流。第二級電流鏡的結構與實施例1相同，第一級電流鏡的輸出電流對於第二級電流 鏡為灌電流，則第二級電流鏡的兩路輸出電流也為灌電流，這兩路輸出電流作為整個晶片 的輸出電流。但是相對於整個晶片來說，輸出的灌電流相對於輸入的拉電流，其電流方向反 向。因此，當採用本實施例所示的偶數級電流鏡串聯方式形成級聯式的電流鏡，並且相鄰級 電流鏡採用不同種類的MOS管(前一級採用NMOS管，則後一級採用PMOS管；同理，前一級採 用PMOS管，則後一級採用NMOS管)，可實現輸入、輸出電流的反向，應用更靈活。另外，由於 在電流鏡中的輸入電流與輸出電流的比例精度直接與輸入電路單元和輸出電路單元中MOS 管的比例相關，採用級聯式的電路結構，可以將總比例分成多級實現，每級比例的縮小可以 有效克服晶片版圖設計時過大的比例管對稱設計的困難，從而提高精度。本例中，第一級電流鏡和第二級電流鏡的比例設計均為15倍，故而本例電流鏡的 總比例為225倍。本例的除PMOS管外的其它參數也與實施例1相同。對於第一級電流鏡， 由於採用PMOS管，則式(12)需要相應修改如下
|Vref| + |Vth| < Ivrefl < IvrefJ | Vrefh |，則輸出 控制信號使開關SW12和SWlO閉合，增加寬長比，同時保存當前狀態；模塊300P再次檢測柵壓Vgs，如果仍有IvgsI > I V,efh|，則輸出控制信號使開關 SW13和SWll閉合，再增加寬長比，同時保存當前狀態；如果檢測到的Vgs處於IvreflI < IvgsI
<|vMfh ι，則維持原狀態；如果檢測到的IvgsI < |V,efl|，則發出控制信號，使開關SW13和SWll斷開，減少寬 長比，同時保存當前狀態；再次檢測Vgs，如果仍有IvgsI < IvreflI,則發出控制信號，使開關 SW12和SWlO斷開，再減少寬長比，同時保存當前狀態；如果檢測到的Vgs處於IvreflI < Vgs
<|vMfh|，則維持原狀態。由於第二級電流鏡結構與實施例ι完全相同，這裡不再做具體描 述。實施例3如圖8所示，本實施例電路結構與實施例1類似，但結構更為簡單，包括一輸入電 路單元11、一輸出電路單元12、一電壓檢控單元13和一負反饋阻抗調節單元14。其中輸入 電路單元11由一個基本管Mil、一個備選管M12和連接在這兩個NMOS管漏極之間的開關 Sffl組成；輸出電路單元12由一個基本管M21、一個備選管M22和連接在這兩個NMOS管漏 極之間的開關SW2組成。負反饋阻抗調節單元14與實施例1中的結構和電氣連接均相同。 由於輸入電路單元11和輸出電路單元12中的備選管只有一個，相應的，對開關的控制較為 簡單。兩個開關的狀態相同，要麼均處於斷開狀態，要麼均處於閉合狀態。故電壓檢控單元 13無需與非門，只包括兩個電壓比較器COMPl、C0MP2和一個RS觸發器T，同樣通過比較輸 入電路單元和輸出電路單元中MOS管柵極電壓與兩個基準電壓之間的大小關係，來控制開 關的通斷，改變MOS管寬長比，從而得到調節電流範圍的效果。電路的工作過程與實施例1 相同，這裡不再做具體描述。
權利要求
一種自適應電流鏡，由若干個子級電流鏡串聯組成，其特徵在於，每個子級電流鏡包括一輸入電路單元，該輸入電路單元由至少一個基本電晶體和至少一個備選電晶體並聯組成，基本電晶體的漏極連接一輸入電流，備選電晶體與基本電晶體之間設有開關；若干輸出電路單元，每個輸出電路單元由至少一個基本電晶體和至少一個備選電晶體並聯組成，備選電晶體與基本電晶體之間設有開關，輸入電路單元與輸出電路單元中基本電晶體柵極均互連，輸入電路單元與輸出電路單元中基本電晶體的源極均互連；一電壓檢控單元，檢測輸入電路單元與輸出電路單元中電晶體的柵極電壓，與預設的兩個電壓基準比較，根據比較結果控制輸入電路單元與輸出電路單元中開關的通斷。
2.根據權利要求1所述的自適應電流鏡，其特徵在於，所述的輸入電路單元和輸出電 路單元中基本電晶體和備選電晶體具有相同的閾值電壓。
3.根據權利要求1或2所述的自適應電流鏡，其特徵在於，所述的輸入電路單元中基本 電晶體的漏極連接第一運算放大器的一個輸入端，第一運算放大器的另一個輸入端連接一 參考電壓，第一運算放大器的輸出端連接所述的輸入電路單元中基本電晶體的柵極。
4.根據權利要求1或2所述的自適應電流鏡，其特徵在於，所述的輸出電路單元中基本 電晶體的漏極通過一負反饋阻抗調節單元輸出電流，所述的負反饋阻抗調節單元由第二運 算放大器與第一電晶體組成，所述的第二運算放大器的一個輸入端接輸入電路單元中基本 電晶體的漏極，第二運算放大器的另一個輸入端接第一電晶體的源極和輸出電路單元中基 本電晶體的漏極，第二運算放大器的輸出端接第一電晶體的柵極。
5.根據權利要求4所述的自適應電流鏡，其特徵在於，所述的子級電流鏡的輸入電路 單元和輸出電路單元中的電晶體和第一電晶體為增強型NMOS管或增強型PMOS管；所述的子級電流鏡的輸入電路單元和輸出電路單元中的電晶體如果是NM0S，則其源極 接地；所述的子級電流鏡的輸入電路單元和輸出電路單元中的電晶體如果是PM0S，則其源極 接電流鏡工作電壓。
6.根據權利要求5所述的自適應電流鏡，其特徵在於，相鄰兩個子級電流鏡的輸入電 路單元和輸出電路單元中的電晶體的導電類型不同。
7.根據權利要求1所述的自適應電流鏡，其特徵在於，所述的電壓檢控單元包括第一 電壓比較器、第二電壓比較器、若干個RS觸發器和/或若干個與非門，其中第一電壓比較 器將輸入電路單元中電晶體的柵極電壓與第一電壓基準比較，若柵極電壓大於第一電壓基 準，則通過RS觸發器和/或與非門向輸入電路單元和/或輸出電路單元中的開關發出控制 信號，使開關閉合；第二電壓比較器將輸入電路單元中電晶體的柵極電壓與第二電壓基準比較，若柵極電 壓小於第二電壓基準，則通過RS觸發器和/或與非門向輸入電路單元和/或輸出電路單元 中的開關發出控制信號，使開關斷開。
8 根據權利7所述的自適應電流鏡，其特徵在於，所述的第一電壓基準小於電流鏡的 工作電壓，所述的第二電壓基準大於所述的參考電壓與輸入電路單元中電晶體閾值電壓之 和，第二電壓基準小於第一電壓基準。
9.根據權利要求1所述的自適應電流鏡，其特徵在於，所述的輸入電路單元和輸出電路單元中的電晶體工作在線性區。
全文摘要
本發明公開了一種自適應電流鏡，由若干個子級電流鏡串聯組成，其中每個子級電流鏡包括一輸入電路單元，若干輸出電路單元和一電壓檢控單元和一負反饋阻抗調節單元。輸入電路單元和輸出電路單元由基本電晶體和備選電晶體並聯組成，基本電晶體和備選電晶體之間設有開關，這些電晶體採用相同的類型並具有相同的閾值電壓，均工作在線性區；電壓檢控單元檢測輸入電路單元與輸出電路單元中電晶體的柵極電壓，與預設的兩個電壓基準比較，根據比較結果控制開關的關斷，控制備選電晶體的導通或截止來調節輸出電流的範圍。本發明拓展了傳統電流鏡的輸出電流範圍，並在較大的輸出電流範圍內保持較高的恆流精度。
文檔編號G05F3/26GK101893910SQ20101023870
公開日2010年11月24日 申請日期2010年7月28日 優先權日2010年7月28日
發明者何樂年, 盧曉冬, 唐仁明, 趙一塵 申請人:蘇州日月成科技有限公司