一種基於fpga的iec61588v2事件報文檢測器的製作方法
2023-04-23 08:40:21 4
專利名稱：一種基於fpga的iec61588v2事件報文檢測器的製作方法
技術領域：
—種基於FPGA的IEC61588V2事件報文檢測器技術領域[0001]本實用新型屬於電力系統通信技術領域，具體涉及一種基於FPGA的IEC61588V2 事件報文檢測器。
背景技術：
[0002]隨著智能變電站的建設，時間同步系統日益重要。智能變電站需要建立一套獨立的時間同步系統。採用GPS或北鬥為時間源，通過時間分配單元將時間信號進一步分配至各間隔自動化設備，實現變電站內數據採集的同步。智能變電站採用IEC61850V2統一通信協議，採用工業乙太網技術組建通信網絡，實現變電站的智能化。採用基於IEC61588V2的網絡時間同步系統則可以大大簡化變電站的系統結構，降低建設成本，減少維護工作量，將逐步取代IEC61588V1，是變電站時間同步系統的發展方向。[0003]高精度的IEC61588V2的網絡時間同步系統必須要相應的高精度時間同步報文檢測器，目前的檢測器都是基於網絡協議棧和作業系統的上層經CPU處理的檢測器，存在著不確定性和測試精度不高的問題，不能滿足IEC61588V2正負Ins精度的要求，迫切需要一種基於通信設備硬體電路的乙太網物理層進行報文的檢測，才能有效地消除這些不確定性以獲得正負Ins的網絡時鐘同步精度檢測。實用新型內容[0004]為了克服上述現有技術的不足，本實用新型提供了一種基於FPGA的IEC61588V2 事件報文檢測器，其工作於乙太網口數據鏈路層和物理層晶片之間，用於實現IEC61588V2 變電站網絡時間的PTP同步報文高精度檢測，通知CPU產生時間戳。[0005]為了實現上述目的，本實用新型採取如下方案[0006]一種基於FPGA的IEC61588V2事件報文檢測器，所述檢測器包括半字節計數控制器、目的MAC地址寄存器、報文類型寄存器、UDP報文埠號寄存器、報文傳輸特性寄存器、 報文版本寄存器、比較器和與門電路；所述半字節計數控制器把網絡幀欄位分配到相應的寄存器鎖存，比較器把網絡幀欄位與給定的數值進行比較，比較結果通過與門電路產生中斷脈衝請求信號。[0007]所述檢測器位於乙太網接口的數據鏈路層和數據物理層之間，其通過MII接口分別與乙太網接口 MAC和PHY連接。[0008]所述檢測器解析MII接口收發數據流，解析並判斷數據流中的PTP數據包是否為 Pdelay_Req 或 Pdelay_Resp 報文。[0009]所述檢測器解析和判斷接收報文類型,若接收的報文為Pdelay_Req、Pdelay_Resp 或Pdelay_Resp_Follw_Up報文,並採用UDP IPv4傳送所接收的報文。[0010]採用UDP IPv4傳送Pdelay_Itep報文，報文的目的MAC地址為6個字節FF的廣播地址、報文類型為11的m)P類型、UDP報文目的埠號為319、報文傳輸特性為I的UDP/ IPv4封裝和報文版本為2的IEC61588V2，所述事件報文檢測器發出CPU中斷申請，通知CPU獲取時間戳。[0011]米用UDP IPv4 傳送Pdelay_Resp 或 Pdelay_Resp_Follw_Up 報文，報文的目的 MAC 地址為主節點的MAC地址、報文類型為11的UDP類型、UDP報文目的埠號為319、報文傳輸特性為I的m)P/IPv4封裝和報文版本為2的IEC61588V2，所述事件報文檢測器發出CPU 中斷申請，通知CPU獲取時間戳。[0012]與現有技術相比，本實用新型的有益效果在於[0013]I.該事件報文採集器工作於乙太網口數據鏈路層和物理層晶片之間，實現了 IEC61588V2變電站網絡時間的PTP同步報文高精度檢測，通知CPU產生時間戳；[0014]2.本實用新型實現基於硬體電路的通信和檢測邏輯，速度快、精度高；[0015]3.克服了目前基於作業系統和網絡協議棧之上的軟體檢測方法在精度、不確定性上的弊端，滿足了 IEC61588V2網絡時間的PTP同步報文的高精度檢測需求。
[0016]圖I是基於FPGA的IEC61588V2事件報文檢測器結構圖；[0017]圖2是檢測PTP同步報文標記時刻示意圖；[0018]圖3是PTP幀的UDP在IPv4的封裝方式示意圖。
具體實施方式
[0019]
以下結合附圖對本實用新型作進一步詳細說明。[0020]如圖1，一種基於FPGA的IEC61588V2事件報文檢測器，所述檢測器包括半字節計數控制器、目的MAC地址寄存器、報文類型寄存器、UDP報文埠號寄存器、報文傳輸特性寄存器、報文版本寄存器、比較器和與門電路；通過半字節計數控制器和比較器，比對與MAC 目的地址、報文的類型、報文目的埠號、報文傳輸特性和報文版本號相同的IEC61588V2 的獨立消息模式PTP同步報文，該電路僅負責檢測乙太網包，不對包數據做任何修改。[0021]所述檢測器位於乙太網接口的數據鏈路層和數據物理層之間，其通過MII接口分別與乙太網接口 MAC和PHY連接。[0022]所述檢測器解析MII接口收發數據流，解析並判斷數據流中的PTP數據包是否為 Pdelay_Req 或 Pdelay_Resp 報文。[0023]所述檢測器解析和判斷接收報文類型,若接收的報文為Pdelay_Req、Pdelay_Resp 或Pdelay_Resp_Follw_Up報文,並採用UDPIPv4傳送所接收的報文。[0024]在主節點端MII接口上的發送信號(TX_EN TXD〈3:0>)接入Pdelay_Resp或 Pdelay_Resp_Follw_Up 報文檢測器；接收信號(RX_DV RXD〈3:0>)接入 Pdelay_Req 報文檢測器。[0025]在從節點端則將MII輸入輸出信號互換。TX_EN和RX_DV信號的有效電平的到來分別表示發送報文和接受報文開始出現在MII接口上，啟動相應的報文檢測器工作。[0026]檢測器檢測同步報文到達或離開節點的標記時刻為在幀開始標誌字節的最後一位的結束和MAC目的地址第一個字節的第一位到來之前，如圖2所示。其工作原理為PTP 同步報文檢測器設計有I個16位計數控制器，7個寄存器，5個比較器和I個門電路構成。 16位計數控制器對到達MII 口的半字節數據TXD〈3:0>的個數進行計數，並在適當的時刻發出控制信號，啟動其它部件工作。當主節點不發送報文時(TX_EN為低電平)，將該計數控制器清零；當主節點發送報文時(TX_EN變為高電平)，該計數控制器在TX_CLK的作用下開始計數。當7個字節的前導碼和I字節的幀開始標誌(共8位元組，16個半字節)發送完成後，計數控制器的計數值等於計數值16。計數控制器向時間戳寄存器發出鎖存本地時鐘計數器值的命令，即在圖2規定的時刻標記報文。當計數值在[17 28]範圍內時，使能目的 MAC地址寄存器鎖存48bit (12個半字節)的地址。類似完成報文類型和UDP報文埠號的鎖存。這樣三個寄存器的值被鎖存下來，當計數控制器計數值在等於92時刻時，寄存器鎖存報文傳輸特性寄存器；當計數控制器計數值在等於93時刻時，寄存器鎖存報文版本寄存器；當計數控制器計數值在等於94時刻時，與PTP同步報文檢測策略規定的MAC地址、報文類型、UDP埠號、報文傳輸特性和報文版本5個要素通過數字比較器進行比對，只有匹配的才是獨立消息模式同步時鐘報文。[0027]Pdelay_Rep報文的檢測過程(主節點端發出，從節點端接收):[0028]I)報文的目的MAC地址為6個字節FF的廣播地址；[0029]2)報文類型為11的UDP類型；[0030]3) UDP報文目的埠號為319 ；[0031]4)報文傳輸特性為I的UDP/IPv4封裝；[0032]5)報文版本為2的IEC61588V2 ；[0033]Pdelay_Resp、Pdelay_Resp_Follw_Up報文的的檢測過程(主節點端接收，從節點端發出)[0034]I)報文的目的MAC地址為主節點的MAC地址；[0035]2)報文類型為11的UDP類型；[0036]3) UDP報文目的埠號為319 ；[0037]4)報文傳輸特性為I的UDP/IPv4封裝；[0038]5)報文版本為2的IEC61588V2 ；[0039]被檢測的報文數據流必須同時滿足上述5個條件，才能被檢測器初步判定為PTP同步報文，並鎖定該時刻的本地時鐘時間值，發出CPU中斷脈衝請求中斷，通知CPU獲取時間戳，並由上層的處理器進一步判定報文的完整性和合理性。[0040]最後應當說明的是以上實施例僅用以說明本實用新型的技術方案而非對其限制，儘管參照上述實施例對本實用新型進行了詳細的說明，所屬領域的普通技術人員應當理解依然可以對本實用新型的具體實施方式
進行修改或者等同替換，而未脫離本實用新型精神和範圍的任何修改或者等同替換，其均應涵蓋在本實用新型的權利要求範圍當中。
權利要求1.一種基於FPGA的IEC61588V2事件報文檢測器，其特徵在於所述檢測器包括半字節計數控制器、目的MAC地址寄存器、報文類型寄存器、UDP報文埠號寄存器、報文傳輸特性寄存器、報文版本寄存器、比較器和與門電路；所述半字節計數控制器把網絡幀欄位分配到相應的寄存器鎖存，比較器把網絡幀欄位與給定的數值進行比較，比較結果通過與門電路產生中斷脈衝請求信號。
2.根據權利要求I所述的基於FPGA的IEC61588V2事件報文檢測器，其特徵在於所述檢測器位於乙太網接ロ的數據鏈路層和數據物理層之間，其通過MII接ロ分別與乙太網接ロ MAC和PHY連接。
3.根據權利要求I所述的基於FPGA的IEC61588V2事件報文檢測器，其特徵在於所述檢測器解析MII接ロ收發數據流，解析並判斷數據流中的PTP數據包是否為Pdelay_Req或 Pdelay_Resp 報文。
4.根據權利要求3所述的基於FPGA的IEC61588V2事件報文檢測器，其特徵在於所述檢測器解析和判斷接收報文類型，若接收的報文為Pdelay_Req、Pdelay_Resp或Pdelay_Resp_Follw_Up報文，並採用UDP IPv4傳送所接收的報文。
5.根據權利要求4所述的基於FPGA的IEC61588V2事件報文檢測器，其特徵在於採用UDP IPv4傳送Pdelay_Req報文，報文的目的MAC地址為6個字節FF的廣播地址、報文類型為11的UDP類型、UDP報文目的埠號為319、報文傳輸特性為I的UDP/IPv4封裝和報文版本為2的IEC61588V2，所述事件報文檢測器發出CPU中斷申請，通知CPU獲取時間戳。
6.根據權利要求4所述的基於FPGA的IEC61588V2事件報文檢測器，其特徵在於採用UDP IPv4傳送Pdelay_Resp或Pdelay_Resp_Follw_Up報文,報文的目的MAC地址為主節點的MAC地址、報文類型為11的UDP類型、UDP報文目的埠號為319、報文傳輸特性為I的UDP/IPv4封裝和報文版本為2的IEC61588V2，所述事件報文檢測器發出CPU中斷申請，通知CPU獲取時間戳。
專利摘要本實用新型提供了一種基於FPGA的IEC61588V2事件報文檢測器，所述檢測器包括半字節計數控制器、目的MAC地址寄存器、報文類型寄存器、UDP報文埠號寄存器、報文傳輸特性寄存器、報文版本寄存器、比較器和與門電路；所述半字節計數控制器把網絡幀欄位分配到相應的寄存器鎖存，比較器把網絡幀欄位與給定的數值進行比較，比較結果通過與門電路產生中斷脈衝請求信號。本實用新型提供的檢測器工作於乙太網口數據鏈路層和物理層晶片之間，用於實現IEC61588V2變電站網絡時間的PTP同步報文高精度檢測，通知CPU產生時間戳。
文檔編號H04L12/24GK202818337SQ20122036088
公開日2013年3月20日 申請日期2012年7月24日 優先權日2012年7月24日
發明者鮑興川, 林為民, 餘勇, 張小建, 姜海, 曹宛恬 申請人:中國電力科學研究院, 國家電網公司