缺陷檢測方法以及缺陷檢測系統與流程

2023-04-23 03:33:48 4

1.本技術案主張2021/09/23申請的美國正式申請案第17/482,946號的優先權及益處，該美國正式申請案的內容以全文引用的方式併入本文中。
2.本公開是關於一種檢測方法及系統。特別是有關於一種缺陷檢測方法以及執行該缺陷檢測方法的系統。


背景技術：

3.在動態隨機存取存儲器(dynamic random accss memory，dram)製程中，製程殘留物會影響dram的電子特性。當dram的電子特性不同於期望值(desired value)時，即無法正確地執行讀取操作及/或寫入操作。因此，檢測dram的電子特性是否被製程所影響則變成在此領域中的一個重要的課題。
4.上文的「先前技術」說明僅是提供背景技術，並未承認上文的「先前技術」說明揭示本公開的標的，不構成本公開的先前技術，且上文的「先前技術」的任何說明均不應作為本案的任一部分。


技術實現要素：

5.本公開的一實施例提供一種缺陷檢測方法，經配置以檢測一存儲器裝置。該缺陷檢測方法包括下列操作：將該存儲器裝置從一開機狀態重設；初始化該存儲器裝置；依據一測試圖案而對該存儲器裝置的一存儲器胞陣列執行多個寫入操作；對該存儲器裝置的該存儲器胞陣列執行多個讀取操作以產生一讀出圖案；以及依據該讀出圖案決定在該存儲器裝置中是否存在一缺陷。
6.在一些實施例中，將該存儲器裝置從該開機狀態重設的操作包括：對該存儲器裝置關機；放電該存儲器裝置，其中放電該存儲器裝置的步驟執行持續一預定時間；以及在放電該存儲器裝置的操作之後對該存儲器裝置開機。
7.在一些實施例中，該預定時間大於1秒。
8.在一些實施例中，放電該存儲器裝置包括下列操作：放電該存儲器裝置的一字元線驅動器陣列；以及放電該存儲器裝置的一列解碼器。
9.在一些實施例中，該測試圖案表示多個第一邏輯狀態，其被分別寫入該存儲器裝置的多個存儲器胞中，且該讀出圖案表示多個第二邏輯狀態，其分別從該存儲器裝置的該多個存儲器胞讀取。
10.在一些實施例中，依據該讀出圖案決定在該存儲器裝置中是否存在該缺陷包括下列操作：比較該多個第一邏輯狀態與該多個第二邏輯狀態，其中當該多個第二邏輯狀態至少一者不同於相對應的該第一邏輯狀態時，決定該缺陷存在該存儲器裝置中。
11.在一些實施例中，該存儲器裝置包括一列解碼器以及一字元線驅動器，該字元線驅動器經由一主要字元線而耦接到該列解碼器。依據該讀出圖案決定在該存儲器裝置中是否存在該缺陷的操作經配置以偵測該缺陷是否存在該主要字元線上。
12.在一些實施例中，該字元線驅動器陣列包括多個字元線驅動器。至少一字元線驅動器包括一第一下拉電晶體(pull-down transistor)、一第二下拉電晶體以及一上拉電晶體(pull-up transistor)。該第一下拉電晶體具有一第一柵極端子、一第一源極/漏極端子以及一第二源極/漏極端子。該第二下拉電晶體具有一第二柵極端子、一第三源極/漏極端子以及一第四源極/漏極端子。該上拉電晶體具有一第三柵極端子、一第五源極/漏極端子以及一第六源極/漏極端子。該第一柵極端子與該第三柵極端子經配置以接收一主要字元線信號，該第二柵極端子經配置以接收一重設信號，該第一源極/漏極端子、該第三源極/漏極端子以及該第六源極/漏極端子耦接到一次要字元線，該第五源極/漏極端子經配置以接收一第一電壓，且該第二源極/漏極端子與該第四源極/漏極端子經配置以接收一第二電壓。依據該讀出圖案決定在該存儲器裝置中是否存在該缺陷的操作還經配置以偵測該缺陷是否存在該次要字元線與該第一源極/漏極端子之間。
13.在一些實施例中，依據該讀出圖案決定在該存儲器裝置中是否存在該缺陷的操作還經配置以偵測該缺陷是否存在該次要字元線與該第三源極/漏極端子之間。
14.在一些實施例中，該缺陷增加該主要字元線的一電阻值。
15.本公開的另一實施例提供一種存儲器裝置的缺陷檢測系統。該缺陷檢測系統包括一測試裝置，經配置以：將該存儲器裝置從一開機狀態經由一關機狀態重設至該開機狀態；對多個存儲器胞執行多個讀取操作以產生一讀出圖案；以及依據該讀出圖案而決定一缺陷是否存在該存儲器裝置中。該存儲器裝置為一dram裝置。
16.在一些實施例中，該測試裝置還經配置以：初始化該存儲器裝置；以及依據一測試圖案而對該存儲器裝置的該多個存儲器胞執行多個寫入操作。
17.在一些實施例中，該測試裝置依據該讀出圖案而決定該缺陷存在該存儲器裝置中是藉由比較該讀出圖案與該測試圖案，其中該測試圖案表示多個第一邏輯狀態，其被寫入在該存儲器裝置中，而該讀出圖案表示多個第二邏輯狀態，其從該存儲器裝置讀取。當至少一第二邏輯狀態不同於相對應的該第一邏輯狀態時，該測試裝置確定該缺陷存在該存儲器裝置中。
18.在一些實施例中，該測試裝置重設該存儲器裝置是藉由：將該存儲器裝置關機到該關機狀態；在該關機狀態放電該存儲器裝置一預定時間；以及將該存儲器裝置開機到該開機狀態。
19.在一些實施例中，該預定時間大於1秒。
20.在一些實施例中，該存儲器裝置包括一存儲器陣列、一列解碼器以及一字元線驅動器陣列。該存儲器陣列包括該多個存儲器胞。該列解碼器經配置以經由一主要字元線而提供一主要字元線信號。該字元線驅動器陣列經配置以接收該主要字元線信號。該字元線驅動器陣列包括多個字元線驅動器，且至少一字元線驅動器經配置以產生一次要字元線信號到該存儲器裝置。該測試裝置經配置以放電該主要字元線。
21.在一些實施例中，該測試裝置經配置以決定該缺陷是否存在該主要字元線上，其中該缺陷由一氧化物殘留物(oxide residual)所造成。
22.在一些實施例中，至少一字元線驅動器包括一第一下拉電晶體、一第二下拉電晶體以及一上拉電晶體。該第一下拉電晶體具有一第一柵極端子、一第一源極/漏極端子以及一第二源極/漏極端子。該第二下拉電晶體具有一第二柵極端子、一第三源極/漏極端子以
及一第四源極/漏極端子。該上拉電晶體具有一第三柵極端子、一第五源極/漏極端子以及一第六源極/漏極端子。該第一柵極端子與該第三柵極端子經配置以接收該主要字元線信號，該第二柵極端子經配置以接收一重設信號，該第一源極/漏極端子、該第三源極/漏極端子以及該第六源極/漏極端子耦接到一次要字元線，該第五源極/漏極端子經配置以接收一第一電壓，且該第二源極/漏極端子與該第四源極/漏極端子經配置以接收一第二電壓。該測試裝置經配置以放電該字元線驅動器。
23.在一些實施例中，該測試裝置經配置以決定該缺陷是否存在該次要字元線與該第一源極/漏極端子之間，及/或在該次要字元線與該第三源極/漏極端子之間。
24.在一些實施例中，當該缺陷存在該存儲器裝置中時，該測試裝置經配置以標記該存儲器裝置為一故障裝置(fail device)。
25.上文已相當廣泛地概述本公開的技術特徵及優點，而使下文的本公開詳細描述得以獲得較佳了解。構成本公開的權利要求書標的的其它技術特徵及優點將描述於下文。本公開所屬技術領域中具有通常知識者應了解，可相當容易地利用下文揭示的概念與特定實施例可作為修改或設計其它結構或製程而實現與本公開相同的目的。本公開所屬技術領域中具有通常知識者亦應了解，這類等效建構無法脫離後附的權利要求書所界定的本公開的精神和範圍。
附圖說明
26.參閱實施方式與權利要求書合併考量圖式時，可得以更全面了解本技術案的揭示內容，圖式中相同的元件符號是指相同的元件。
27.圖1是依據本公開一些實施例的缺陷檢測系統的示意圖。
28.圖2是依據本公開一些實施例的存儲器裝置的示意圖。
29.圖3是依據本公開一些實施例的存儲器胞陣列的示意圖。
30.圖4是依據本公開一些實施例在讀取操作時的存儲器胞陣列的示意圖。
31.圖5是依據本公開另外一些實施例在讀取操作時的存儲器胞陣列的示意圖。
32.圖6是依據本公開再另外一些實施例在讀取操作時的存儲器胞陣列的示意圖。
33.圖7是依據本公開另外一些不同實施例在讀取操作時的存儲器胞陣列的示意圖。
34.圖8是依據本公開一些實施例的字元線驅動器的示意圖。
35.圖9是依據本公開一些實施例的字元線驅動器的示意圖。
36.圖10是依據本公開另外一些實施例的字元線驅動器的示意圖。
37.圖11是依據本公開再另外一些實施例的字元線驅動器的示意圖。
38.圖12是依據本公開另外一些不同實施例的字元線驅動器的示意圖。
39.圖13是依據本公開一些實施例的缺陷檢測方法的流程圖。
40.圖14是依據本公開一些實施例的缺陷檢測方法中的一操作的流程圖。
41.圖15是依據本公開一些實施例的存儲器裝置的電源供應器的波形圖。
42.圖16是依據本公開一些實施例的缺陷檢測方法中的一操作的流程圖。
43.圖17是依據本公開一些實施例的測試圖案的示意圖。
44.其中，附圖標記說明如下：
45.10：缺陷檢測系統
46.100：測試裝置
47.20：缺陷檢測方法
48.200：存儲器裝置
49.210：存儲器胞陣列
50.220：字元線驅動器陣列
51.221：字元線驅動器
52.230：列解碼器
53.240：位元線驅動器陣列
54.250：行解碼器
55.260：控制器
56.bl1：位元線
57.bl2：位元線
58.bl3：位元線
59.bl4：位元線
60.bt：位元線端子
61.c11：電容器
62.c12：電容器
63.c13：電容器
64.d1：缺陷
65.d2：缺陷
66.d3：缺陷
67.g1：柵極端子
68.g11：柵極端子
69.g12：柵極端子
70.g13：柵極端子
71.g2：柵極端子
72.g3：柵極端子
73.m11：存儲器胞
74.m12：存儲器胞
75.m13：存儲器胞
76.m14：存儲器胞
77.m15：存儲器胞
78.m21：存儲器胞
79.m22：存儲器胞
80.m23：存儲器胞
81.m24：存儲器胞
82.m25：存儲器胞
83.m31：存儲器胞
84.m32：存儲器胞
85.m33：存儲器胞
86.m34：存儲器胞
87.m35：存儲器胞
88.m41：存儲器胞
89.m42：存儲器胞
90.m43：存儲器胞
91.m44：存儲器胞
92.m45：存儲器胞
93.mwl：主要字元線
94.p1：持續時間
95.p2：持續時間
96.p3：持續時間
97.pt1：測試圖案
98.pt2：讀出圖案
99.s21：步驟
100.s211：步驟
101.s212：步驟
102.s2121：步驟
103.s2122：步驟
104.s213：步驟
105.s22：步驟
106.s23：步驟
107.s24：步驟
108.s25：步驟
109.sb：次要字元線信號
110.sd1：源極/漏極端子
111.sd111源極/漏極端子
112.sd112源極/漏極端子
113.sd121源極/漏極端子
114.sd122源極/漏極端子
115.sd131源極/漏極端子
116.sd132源極/漏極端子
117.sd2：源極/漏極端子
118.sd3：源極/漏極端子
119.sd4：源極/漏極端子
120.sd5：源極/漏極端子
121.sd6：源極/漏極端子
122.sm：主要字元線信號
123.sr：重設信號
124.t11：電晶體
125.t12：電晶體
126.t13：電晶體
127.td1：下拉電晶體
128.td2：下拉電晶體
129.tu：上拉電晶體
130.vdd：電源供應器
131.vn：第二電壓
132.vp：第一電壓
133.wl1：字元線
134.wl2：字元線
135.wl3：字元線
136.wl4：字元線
137.wl5：字元線
138.wt：字元線端子
139.δt：預定時間
具體實施方式
140.現在使用特定語言描述附圖中所示的本公開的實施例或例子。應當理解，本公開的範圍無意由此受到限制。所描述的實施例的任何修改或改良，以及本文件中描述的原理的任何進一步應用，所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複，但這並不一定意味著一個實施例的特徵適用於另一實施例，即使它們共享相同的元件編號。
141.應當理解，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分，而不背離本文所教示。
142.本文中使用的術語僅是為了實現描述特定實施例的目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，所述術語規定所陳述的特徵、整數、步驟、操作、元件，及/或組件的存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者的群組。
143.圖1是依據本公開一些實施例的缺陷檢測系統10的示意圖。缺陷檢測系統10包括一測試裝置100，經配置以檢測一存儲器裝置200。在一些實施例中，測試裝置100是一自動測試設備(automatic test equipment，ate)。在一些實施例中，存儲器裝置200是一動態隨機存取存儲器(dram)裝置。然而，本公開並不以此為限。測試裝置100還經配置以檢測其他
裝置。
144.測試裝置100經配置以檢測一缺陷是否存在存儲器裝置200中。當一缺陷存在存儲器裝置200中時，測試裝置100經配置以標記(tag)存儲器裝置200為一故障裝置(fail device)。在一些實施例中，該故障裝置從一批存儲器裝置取出。當沒有缺陷存在存儲器裝置200中時，測試裝置100經配置以標記存儲器裝置200為一合格裝置(pass device)。
145.在一些實施例中，在存儲器裝置200的製造程序期間，存在存儲器裝置200中的非期望的粒子可能影響存儲器裝置200的電子特性。舉例來說，非期望的粒子可能為從氧化物蝕刻製程所殘留的氧化物殘留物(oxide residual)，且該氧化物殘留物增加在其下方的走線(trace)的一等效電阻值。在此情況下，由於該氧化物殘留物，所以存儲器裝置200可能具有不合格的電子特性。
146.請參考圖2。圖2是依據本公開一些實施例的存儲器裝置200的示意圖。存儲器裝置200包括一存儲器胞陣列210、一字元線驅動器陣列220、一列解碼器230、一位元線驅動器陣列240、一行解碼器250以及一控制器260。
147.列解碼器230耦接到字元線驅動器陣列220。行解碼器250耦接到位元線驅動器陣列240。字元線驅動器陣列220以及位元線驅動器陣列240耦接到存儲器胞陣列210。控制器260耦接到列解碼器230以及行解碼器250。在一些實施例中，控制器260、列解碼器230以及行解碼器250為一單一個模塊。
148.請參考圖3。圖3是依據本公開一些實施例的存儲器胞陣列210的示意圖。存儲器胞陣列210包括多個存儲器胞，其以m11到mij表示，其中i以及j為整數並表示位在存儲器胞陣列210的第i列以及第j行處的存儲器胞mij。在圖3中，存儲器胞陣列210具有5行以及4列。換言之，存儲器胞陣列210耦接到5個位元線wl1～wl5，並耦接到4個位元線bl1～bl4。應當理解，行、列、字元線以及位元線的數量並不以此為限。
149.存儲器胞mij包括一字元線端子wt以及一位元線端子bt。存儲器胞m11～m41的字元線端子wt耦接到字元線wl1；存儲器胞m12～m42的字元線端子wt耦接到字元線wl2；存儲器胞m13～m43的字元線端子wt耦接到字元線wl3；存儲器胞m14～m44的字元線端子wt耦接到字元線wl4；存儲器胞m15～m45的字元線端子wt耦接到字元線wl5。存儲器胞m11～m15的位元線端子bt耦接到位元線bl1；存儲器胞m21～m25的位元線端子bt耦接到位元線bl2；存儲器胞m31～m35的位元線端子bt耦接到位元線bl3；存儲器胞m41～m45的位元線端子bt耦接到位元線bl4。
150.在存儲器裝置200的讀取操作中，僅啟動字元線wl1～wl5其中之一者，而其他則關閉。舉例來說，字元線wl1被拉高時(亦即當在字元線wl1上的一電壓具有一邏輯準位，其啟動存儲器胞m11～m41時)，則其他字元線wl2～wl5被拉低(亦即當在字元線wl2～wl5上的電壓具有一邏輯準位，其關閉存儲器胞m11～m41以外的存儲器胞mij)。在位元線bl1上，因為僅啟動字元線wl1，所以位元線bl1可以僅讀取存儲在存儲器胞m11中的數據。類似地，位元線bl2～bl4可僅分別讀取存儲在m21～m41中的數據。
151.在存儲器裝置200的寫入操作中，僅啟動其中一個字元線wl1～wl5，且其他則關閉。位元線bl1～bl4提供電荷給存儲器胞mij，而所述存儲器胞mij耦接到字元線，該字元線被拉高，以便使所述的存儲器胞mij存儲該電荷。舉例來說，當字元線wl1被拉高時，則其他字元線wl2～wl5則被拉低。在位元線bl1上，因為僅啟動存儲器胞m11，所以僅由位元線bl1
所提供的電荷傳輸到存儲器胞m11，以寫入存儲器胞m11。在位元線bl1的其他存儲器胞m12～m15則並未接收所提供的電荷。類似地，位元線bl2～bl4可以所提供的電荷分別僅寫入存儲器胞m21～m41。
152.請參考圖4。圖4是依據本公開一些實施例在讀取操作時的存儲器胞陣列210的示意圖。為了便於理解，在圖4中僅繪示位元線bl1、字元線wl1～wl3以及存儲器胞m11～m13，而省略存儲器胞陣列210的其他元件。
153.存儲器胞mij包括一電晶體tij以及一電容器cij。在一些實施例中，電晶體tij是n型金屬氧化物半導體(n-type metal-oxide-semiconductor，nmos)電晶體。如圖4所示，存儲器胞m11～m13分別包括電晶體t11～t13以及電容器c11～c13。電晶體tij包括一柵極端子gij、一源極/漏極端子sdij1以及一源極/漏極端子sdij2。在圖4中，柵極端子g11～g13分別耦接到字元線wl1～wl3；源極/漏極端子sd111～sd131耦接到位元線bl1；而電容器c11～c13則分別將源極/漏極端子sd112～sd132耦接到接地。
154.在一些實施例中，在一讀取操作中，字元線wl2被拉高且字元線wl1與wl3被拉低，以讀取存儲器胞m12。當字元線wl2被拉高時，在字元線wl2上的電壓使電晶體t12被開啟。然後，存儲在存儲器胞m12中的電荷(例如數據)則能夠經由電晶體t12而從電容器c12傳輸到位元線bl1。因此，耦接到位元線bl1的感測放大器(未示於圖中)可感測該電荷，以便將該電荷轉換成表示該存儲數據的一邏輯狀態。
155.在存儲器胞mij中，電荷累積在電容器cij處，且所累積的電荷代表存儲器胞mij的邏輯狀態。該邏輯狀態可具有一邏輯高準位或一邏輯低準位，其為數字「1」或數字「0」。
156.通常，因為字元線wl1及wl3被拉低，所以存儲在存儲器胞m11與m13中的數據不能被讀取。然而，當一缺陷存在而影響字元線wl1與wl3的電子特性時，則字元線wl1與wl3可能不能正常工作。在一些實施例中，當字元線wl2被拉高，且字元線wl3並未在一期望準位被拉低時，則存儲器胞m13被部分開啟。如在圖4中的實施例，存儲在存儲器胞m12中的電荷被該感應放大器所讀取。同時，因為存儲器胞m13部分開啟，所以累積在電容器c13的電荷亦被感應放大器而讀取。上述的現象亦稱為電荷共享(charge sharing)。當電荷共享發生時，感應放大器不但感應存儲在目標存儲器胞m12中的電荷，亦感應在非期望存儲器胞m13中的電荷。如圖4中的例子，感應放大器應該感應存儲在存儲器胞m12中的電荷，並將電荷轉換為數字「0」。然而，當存儲在存儲器胞m13中電荷(表示成數字「1」)分享到位元線bl1時，感應放大器終於從存儲器胞m12與m13感應到總電荷。因此，感應放大器轉換所感應的電荷成為其他邏輯狀態，而不是數字「0」。
157.在一些實施例中，部分開啟存儲器胞m13的字元線wl3亦表示成一浮動(floating)字元線。當存儲器裝置200包括一浮動字元線時，可能不正確地讀取數據。在其他實施例中，當存儲器裝置200包括一浮動字元線時，仍可能正確讀取數據。請參考圖5、圖6及圖7的解釋。
158.圖5是依據本公開另外一些實施例在讀取操作時的存儲器胞陣列210的示意圖。如圖5所示的存儲器胞陣列210類似於如圖4所示的存儲器胞陣列210。相較於如圖4所示的存儲器胞陣列210，存儲在存儲器胞m13中的數據表示為數字「0」。
159.在一些實施例中，當數據表示為數字「0」時，累積在電容器c13中的電荷數量大致上等於0。在此情況下，即使字元線wl3是一浮動字元線，仍沒有電荷分享到位元線bl1。因
此，當字元線wl2開啟存儲器胞m12與字元線wl3部分開啟存儲器胞m13時，則存儲器胞m13並未貢獻任何電荷到被感應放大器所感應的電荷。
160.圖6是依據本公開再另外一些實施例在讀取操作時的存儲器胞陣列210的示意圖。如圖6所示的存儲器胞陣列210類似於如圖4所示的存儲器胞陣列210。相較於如圖4所示的存儲器胞陣列210，存儲在存儲器胞m12中的數據表示為數字「1」。
161.在一些實施例中，當數據表示為數字「1」時，累積在電容器c12中的電荷數量大於臨界值。當任何大於臨界值的電荷數量被感應放大器所感應時，則感應放大器轉換所感應的電荷成為數字「1」。在此情況下，即使字元線wl3是一浮動字元線並貢獻電荷被感應，感應放大器仍產生數字「1」。
162.圖7是依據本公開另外一些不同實施例在讀取操作時的存儲器胞陣列210的示意圖。如圖7所示的存儲器胞陣列210類似於如圖4所示的存儲器胞陣列210。相較於如圖4所示的存儲器胞陣列210，存儲在存儲器胞m12中的數據表示為數字「1」，且存儲在存儲器胞m13中的數據表示為數字「0」。
163.在此情況下，字元線wl3是一浮動字元線。當字元線wl2開啟存儲器胞m12且字元線wl3部分開啟存儲器胞m13時，存儲在存儲器胞m12中的電荷經由位元線bl1而分享到存儲器胞m13。因此，被感應放大器所感應的電荷減少，且由感應放大器所產生的電荷可能不為數字「1」。
164.圖8是依據本公開一些實施例的字元線驅動器221的示意圖。字元線驅動器陣列220包括多個字元線驅動器221，且字元線驅動器221耦接到一字元線。為了便於了解，僅繪示一個字元線驅動器221耦接到字元線wl3。
165.字元線驅動器221包括一上拉電晶體tu、一下拉電晶體td1以及一下拉電晶體td2。下拉電晶體td1包括一柵極端子g1、一源極/漏極端子sd1以及一源極/漏極端子sd2。下拉電晶體td2包括一柵極端子g2、一源極/漏極端子sd3以及一源極/漏極端子sd4。上拉電晶體tu包括一柵極端子g3、一源極/漏極端子sd5以及一源極/漏極端子sd6。
166.柵極端子g1與柵極端子g3經由一主要字元線mwl耦接到列解碼器230，並經配置以接收一主要字元線信號sm。柵極端子g2經配置以接收一重設信號sr。源極/漏極端子sd5經配置以接收一第一電壓vp。源極/漏極端子sd2以及源極/漏極端子sd4經配置以接收一第二電壓vn。源極/漏極端子sd1、源極/漏極端子sd3以及源極/漏極端子sd6耦接到字元線wl3，並經配置以產生一次要字元線信號sb。在一些實施例中，字元線wl1～wl5亦表示成次要字元線。
167.如圖8所示，上拉電晶體tu是一pmos電晶體，下拉電晶體pd1以及下拉電晶體pd2是nmos電晶體。第一電壓vp大於第二電壓vn。當字元線wl3上具有第一電壓vp時，開啟耦接到字元線wl3的存儲器胞m11～m43。當字元線wl3上具有第二電壓vn時，關閉耦接到字元線wl3的存儲器胞m11～m43。
168.當主要字元線信號sm以及重設信號sr具有代表數字「0」的電壓時，則開啟上拉電晶體tu，並關閉下拉電晶體td1與td2。字元線wl3上拉到第一電壓vp並顯示為被拉高。
169.當主要字元線信號sm以及重設信號sr具有代表數字「1」的電壓時，則關閉上拉電晶體tu，並開啟下拉電晶體td1與td2。字元線wl3下拉到第二電壓vn並顯示為被拉低。
170.在一些實施例中，一缺陷存在字元線驅動器221中。請參考圖9、圖10、圖11及圖12。
171.圖9是依據本公開一些實施例的字元線驅動器221的示意圖。如圖9所示，一缺陷d1位在一走線上，該走線位在源極/漏極端子sd1與字元線wl3之間。
172.在一些實施例中，缺限d1是一氧化物殘留物，其增加在源極/漏極端子sd1與字元線wl3之間的該導電跡線的電阻值。
173.當執行一讀取操作以表示字元線wl2被拉高時，字元線wl3被拉低。主要字元線信號sm與重設信號sr設定到代表數字「1」的電壓，而開啟下拉電晶體td1與td2，以便將字元線wl3下拉到第二電壓vn。然而，由於缺陷d1而增加在源極/漏極端子sd1與字元線wl3之間的該走線的電阻值，所以在字元線wl3上的電壓被下拉以接近但並不等於第二電壓vn。
174.在此情況下，下拉電晶體td2仍可將字元線wl3下拉到第二電壓vn。因此，當缺陷d1僅存在源極/漏極端子sd1與字元線wl3之間的該走線上時，字元線驅動器221仍可在讀取操作下正確地操作。
175.圖10是依據本公開另外一些實施例的字元線驅動器221的示意圖。如圖10所示，一缺陷d2位在源極/漏極端子sd3與字元線wl3之間的一走線上。
176.在一些實施例中，類似於如圖9所示的缺陷d1，缺陷d2是氧化物殘留物，其增加在源極/漏極端子sd3與字元線wl3之間的該走線的電阻值。
177.當執行一讀取操作以表示字元線wl2為被拉高時，字元線wl3被拉低。主要字元線信號sm與重設信號sr設定到代表數字「1」的電壓，而開啟下拉電晶體td1與td2，以便將字元線wl3下拉到第二電壓vn。然而，由於缺陷d2而增加在源極/漏極端子sd3與字元線wl3之間的該走線的電阻值，所以在字元線wl3上的電壓被下拉以接近但並不等於第二電壓vn。
178.在此情況下，下拉電晶體td1仍可將字元線wl3下拉到第二電壓vn。因此，當缺陷d2僅存在源極/漏極端子sd3與字元線wl3之間的該走線上時，字元線驅動器221仍可在讀取操作下正確地操作。
179.圖11是依據本公開再另外一些實施例的字元線驅動器221的示意圖。如圖11所示，缺陷d1位在源極/漏極端子sd1與字元線wl3之間的該走線上，且缺陷d2位在源極/漏極端子sd3與字元線wl3之間的該走線上。
180.類似於如圖9及圖10所示的實施例，缺陷d1是一氧化物殘留物，其增加源極/漏極端子sd1與字元線wl3之間的該導電跡線的電阻值，而缺陷d2是一氧化物殘留物，其增加源極/漏極端子sd3與字元線wl3之間的該導電跡線的電阻值。
181.當執行一讀取操作以表示字元線wl2為被拉高時，字元線wl3被拉低。主要字元線信號sm與重設信號sr設定到代表數字「1」的電壓，而開啟下拉電晶體td1與td2，以便將字元線wl3下拉到第二電壓vn。然而，由於缺陷d1，所以增加在源極/漏極端子sd1與字元線wl3之間的該走線的電阻值，且由於缺陷d2，所以增加在源極/漏極端子sd3與字元線wl3之間的該走線的電阻值。因此，在字元線wl3上的電壓並未下拉到第二電壓vn。取代的是，在字元線wl3上的電壓高於第二電壓vn。
182.在此情況下，字元線wl3並未被拉低到一期望準位(例如第二電壓vn)。因此，存儲器胞m11～m43被部分開啟，且存儲在存儲器胞m11～m43中的電荷分別分享到位元線bl1～bl4。因此，由於電荷共享，所以在讀取操作中所讀取的數據可能會偏離實際值。
183.圖12是依據本公開另外一些不同實施例的字元線驅動器221的示意圖。如圖12所示，一缺陷d3位在字元線驅動器221與列解碼器230之間的主要字元線mwl的該走線上。
184.在一些實施例中，缺陷d3是氧化物殘留物，其增加主要字元線mwl的該走線的電阻值。
185.當執行一讀取操作以表示字元線wl2為被拉高時，字元線wl3被拉低。主要字元線信號sm與重設信號sr設定到代表數字「1」的電壓，而開啟下拉電晶體td1與td2，以便將字元線wl3下拉到第二電壓vn。然而，由於缺陷d3，所以增加主要字元線mwl上的該走線的電阻值，當主要字元線信號sm到達柵極端子g1與g3時，其造成主要字元線信號sm的電壓下降。因此，在一些實施例中，在柵極端子g1與g3上的電壓並不足夠高到完全關閉上拉電晶體tu以及完全開啟下拉電晶體td1。
186.在此情況下，字元線wl3並未被拉低到一期望準位(例如第二電壓vn)。取代的是，在字元線wl3上的電壓介於第一電壓vp以及第二電壓vn之間。因此，存儲器胞m11～m43被部分開啟，且存儲在存儲器胞m11～m43中的電荷分別分享到位元線bl1～bl4。因此，由於電荷共享，所以在讀取操作中所讀取的數據可能會偏離實際值。
187.為了檢測類似缺陷d1、缺陷d2及/或缺陷d3的缺陷是否存在存儲器裝置200中，本公開提供一種缺陷檢測方法20，以檢測存儲器裝置200。
188.請參考圖13。圖13是依據本公開一些實施例的缺陷檢測方法20的流程圖。在一些實施例中，缺陷檢測方法20藉由如圖1所示的測試裝置100所執行。缺陷檢測方法20包括步驟s21、s22、s23、s24以及s25。為了便於了解，缺陷檢測方法20以如圖1到圖12所示的元件編號進行描述。
189.在步驟s21中，將存儲器裝置200從一開機狀態重設。請參考圖14及圖15。圖14是依據本公開一些實施例的缺陷檢測方法的操作s21的流程圖。圖15是依據本公開一些實施例的存儲器裝置200的電源供應器vdd的波形圖。
190.步驟s21包括步驟s211、s212以及s213。在一些實施例中，步驟s211、s212以及s213對應如圖15所示的波形中的持續時間p1、p2以及p3。
191.在步驟s211中，將存儲器裝置200從該開機狀態關機到一關機狀態。在步驟s211中，將電源供應器vdd切換到0。在一些實施例中，在步驟s211中，將存儲器裝置200接收電源供應器vdd的一端子耦接到接地。
192.在步驟s212中，放電存儲器裝置200，並在持續時間p2中，保持存儲器裝置200接收電源供應器vdd的該端子耦接到接地。持續時間p2持續至少大於一預定時間δt。在一些實施例中，預定時間δt大於1秒。換言之，存儲器裝置200在關機狀態下放電至少大於1秒。在持續時間p2中，將餘留在存儲器裝置200中的電荷放電到接地。舉例來說，在持續時間p2中，將在存儲器裝置200的寄生電容中的電荷放電。在一些實施例中，在步驟s212中，將餘留在字元線驅動器221(例如主要字元線mwl、字元線wl3、源極/漏極端子sd1、源極/漏極端子sd3、柵極端子g1或其組合)周圍的電荷放電。
193.在一些實施例中，步驟s212包括如圖16所示的步驟s2121與步驟s2122。在步驟s2121中，放電字元線驅動器221。在步驟s2122中，放電列解碼器230。主要字元線mwl耦接列解碼器230與字元線驅動器221。在一些實施例中，當列解碼器230與字元線驅動器221放電時，放電殘留在主要字元線mwl上的電荷。
194.在步驟s213中，將存儲器裝置200從該關機狀態開機到該開機狀態。
195.在步驟s211～s213之後，存儲器裝置200回到該開機狀態，且在其中沒有殘留電
荷。
196.請參考圖13。在步驟s22中，初始化存儲器裝置200。在一些實施例中，步驟s22包括但不限於：提供外部信號到存儲器裝置200；定義存儲器裝置200的內部設定；以及校準阻抗以及時序(timing)。在一些實施例中，該外部信號是一時鐘信號及/或一重設信號。在一些實施例中，該內部設定是一模式寄存器組(mode resister set)。在一些實施例中，該阻抗大約是240歐姆。在一些實施例中，步驟s22經配置以準備存儲器裝置200被讀取及寫入。
197.在步驟s23中，依據一測試圖案pt1對存儲器裝置200的存儲器胞陣列210執行多個寫入操作。如圖17所示，測試圖案pt1對應存儲器胞陣列211。在一些實施例中，測試圖案pt1表示被寫入在存儲器胞陣列210存儲器胞陣列210的存儲器胞m11～m45中的多個邏輯狀態。
198.在一些實施例中，測試圖案pt1表示存儲器胞m11～m41、m13～m43以及m15～m45被寫入以存儲數字「0」，並表示存儲器胞m12～m42以及m14～m44被寫入以存儲數字「1」。換言之，耦接到字元線wl1、wl3以及wl5的存儲器胞mij被寫入以存儲數字「0」，且耦接到字元線wl2以及wl4的存儲器胞mij被寫入以存儲數字「1」。測試圖案pt1提供用於說明目的。各式不同的測試圖案pt1皆在本公開的預期範圍內。舉例來說，在不同的實施例中，耦接到字元線wl1、wl3以及wl5的存儲器胞mij被寫入以存儲數字「1」，且耦接到字元線wl2以及wl4的存儲器胞mij被寫入以存儲數字「0」。
199.在步驟s24中，對存儲器胞陣列210執行多個讀取操作，以產生一讀出圖案pt2。讀出圖案pt2對應存儲器胞陣列210。在一些實施例中，讀出圖案pt2表示從存儲器胞陣列210的存儲器胞m11～m45讀取的多個邏輯狀態。
200.在步驟s25中，測試裝置100依據讀出圖案pt2而確定一缺陷是否存在存儲器裝置200中。在一些實施例中，測試裝置100比較測試圖案pt1與讀出圖案pt2。
201.在一些實施例中，步驟s25包括分別比較測試圖案pt1的多個邏輯狀態與讀出圖案pt2的多個邏輯狀態的步驟。
202.當讀出圖案pt2的至少一邏輯狀態不同於測試圖案pt1的對應邏輯狀態時，則決定一缺陷存在存儲器裝置200中。再者，當缺陷存在存儲器裝置200中時，測試裝置100經配置以標記存儲器裝置200是一故障裝置。反之，當測試裝置100決定沒有缺陷存在存儲器裝置200中時，則測試裝置100經配置以標記存儲器裝置是一合格裝置。
203.在一些實施例中，測試裝置100經配置以決定一缺陷是否存在主要字元線mwl上。在一些實施例中，測試裝置100經配置以決定一缺陷是否存在次要字元線(例如字元線wl1～wl5)與源極/漏極端子sd1之間。在一些實施例中，測試裝置100經配置以決定一缺陷是否存在次要字元線與源極/漏極端子sd3之間。
204.在一些傳統的方法中，當dram中還殘留電荷時即對dram進行測試。因此，字元線可獲得在dram中的殘留電荷，使得在測試時被拉到夠高，以完全開啟或關閉耦接到所述字元線的所述電晶體。因此，當一缺陷造成字元線的電阻值增加時，在字元線上的電壓降可能不會在讀取dram中的數據時發生。該缺陷也因此不能被偵測到。
205.相較於上述傳統方法，在本公開中，在檢測存儲器裝置200之前，測試裝置100先放電存儲器裝置200。因為放電持續至少大於該預定時間，所以電荷沒有殘留在存儲器裝置200中。因此，當一缺陷存在存儲器裝置200中並影響字元線的電阻值時，該缺陷亦影響讀出圖案pt2，以便使讀出圖案pt2不同於測試圖案pt1。因此，當測試裝置100執行缺陷檢測方法
20時，可藉由比較讀出圖案pt2與測試圖案pt1而偵測出該缺陷。
206.本公開的一實施例提供一種缺陷檢測方法，經配置以檢測一存儲器裝置。該缺陷檢測方法包括下列操作：將該存儲器裝置從一開機狀態重設；初始化該存儲器裝置；依據一測試圖案而對該存儲器裝置的一存儲器胞陣列執行多個寫入操作；對該存儲器裝置的該存儲器胞陣列執行多個讀取操作以產生一讀出圖案；以及依據該讀出圖案決定在該存儲器裝置中是否存在一缺陷。
207.本公開的另一實施例提供一種缺陷檢測系統。該缺陷檢測系統包括一測試裝置，經配置以：將該存儲器裝置從一開機狀態經由一關機狀態重設至該開機狀態；對多個存儲器胞執行多個讀取操作以產生一讀出圖案；以及依據該讀出圖案而決定一缺陷是否存在該存儲器裝置中。該存儲器裝置為一動態隨機存取存儲器裝置。
208.雖然已詳述本公開及其優點，然而應理解可進行各種變化、取代與替代而不脫離權利要求書所定義的本公開的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
209.再者，本技術案的範圍並不受限於說明書中所述的製程、機械、製造、物質組成物、手段、方法與步驟的特定實施例。該技藝的技術人士可自本公開的揭示內容理解可根據本公開而使用與本文所述的對應實施例具有相同功能或是達到實質上相同結果的現存或是未來發展的製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟是包含於本技術案的權利要求書內。