超結終端結構及其製備方法與流程
2023-05-24 13:36:26
本發明涉及一種終端結構，尤其是一種超結終端結構及其製備方法，屬於半導體器件的技術領域。
背景技術：
超結場效應電晶體是一種新型的mosfet器件，sj(superjunction，超級結)-mosfet器件不同於傳統mosfet器件，它的漂移區是由n和p交替的縱向柱所構成，在耐壓時，n柱(n-pillar)和p柱(p-pillar)的相互耗盡形成電荷補償效應，通過引入橫向電場，使得縱向電場在漂移區的分布儘量均勻平緩來提高擊穿電壓，超結結構由於漂移區高的摻雜濃度，常規的終端結構已不再滿足要求，需要提出相匹配的超結終端結構。
目前，對於典型的超結終端結構，其技術方案是和形成元胞結構的超結相兼容，在進行元胞區超結製備的同時，在終端區通過合理的掩膜版設計刻蝕出終端的超結結構，終端結構的製備可以和元胞區同時完成，不增加額外的掩膜版，終端結構內的n柱和p柱的距離會有很大的變化。終端結構內超結外延的填充和元胞區同時完成，摻雜濃度和元胞區相同，通過柱間距的合理設計，可以將元胞區的電力線平緩的過渡到終端邊緣，避免電場集中，從而實現耐壓。
但上述典型的超結終端結構中，存在超結面積比較大，造成晶片面積的浪費，同時，對p柱刻蝕的深寬比變化，會增加工藝的複雜度，可靠性差。
此外，深槽結構是另一種超結的終端結構，這種結構往往需要結合微細加工技術，同時需要加入p型保護環。深槽結構終端的終端面積相對較小，其在形成元胞區和終端區的p柱之後，也利用深槽刻蝕形成溝槽，深槽刻蝕之後填充二氧化矽介質，在耐壓時，元胞區表面的耗盡層擴散到終端結構並使電力線終止在深槽內。
但深槽結構的超結結構中，需要微加工系統的配合，同時增加掩膜版的數量，增加了工藝的複雜度。
技術實現要素：
本發明的目的是克服現有技術中存在的不足，提供一種超結終端結構及其製備方法，其結構緊湊，與現有工藝兼容，在滿足耐壓的情況下，既節約了晶片面積，有降低了工藝成本，安全可靠。
按照本發明提供的技術方案，所述超結終端結構，包括具有兩個相對主面的半導體基板，所述兩個相對主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有第一導電類型襯底以及第一導電類型外延層，第一導電類型外延層位於第一導電類型襯底上方，且第一導電類型外延層鄰接第一導電類型襯底；
在所述第一導電類型外延層的終端區域內設有終端超結，所述終端超結包括第二導電類型主結以及若干呈交替分布的第一導電類型柱與第二導電類型柱；
第一導電類型柱的寬度沿第二導電類型主結指向終端區域邊緣方向逐漸增大；
在第二導電類型主結的外圈設有至少一個第二導電類型場限環，所述第二導電類型場限環在第一導電類型外延層內位於一第二導電類型柱的頂端，第二導電類型場限環與位於所述第二導電類型場限環正下方的第二導電類型柱接觸，且同時與所述正下方第二導電類型柱兩側的第一導電類型柱接觸；
在第二導電類型場限環以及第二導電類型主結上均設置場板，所述第二導電類型場限環上的場板覆蓋在第二導電類型場限環上，並覆蓋第二導電類型場限環側上方的保護層上；第二導電類型主結上的場板覆蓋在第二導電類型主結上，並覆蓋在第二導電類型主結外側上方的保護層上，所述保護層設置於第一主面上。
所述第一導電類型外延層內設置多個第二導電類型場限環時，第二導電類型場限環的數量小於第二導電類型主結外圈第二導電類型柱的數量，緊鄰第二導電類型主結的第二導電類型場限環與第二導電類型主結間間隔一個或多個第二導電類型柱；相鄰的第二導電類型場限環間也間隔一個或多個第二導電類型柱；
位於第二導電類型主結與第二導電類型場限環間的第二導電類型柱的頂端、以及位於相鄰第二導電類型場限環間的第二導電類型柱的頂端由第一主面上的保護層覆蓋。
所述第二導電類型場限環上的場板覆蓋在保護層上的長度不大於位於所述場板正下方第二導電類型柱與外側緊鄰所述場板的第二導電類型柱間的距離。
所述保護層包括二氧化矽層，場板的材料包括導電多晶矽，半導體基板的材料包括矽。
所述第二導電類型場限環的深度與第二導電類型主結的深度相一致，且第二導電類型場限環與第二導電類型主結為同一工藝製造層。
一種超結終端結構的製備方法，所述製備方法包括如下步驟：
步驟1、提供所需的半導體基板，所述半導體基板具有兩個相對應的主面，所述兩個相對應的主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有第一導電類型襯底以及鄰接所述第一導電類型襯底的第一導電類型外延層；
步驟2、在第一導電類型外延層的終端區域內設置所需的第二導電類型柱，以得到所需的終端超結，所述終端超結中，第一導電類型柱的寬度沿第二導電類型主結指向終端區域邊緣方向逐漸增大；
步驟3、在半導體基板的第一主面上設置保護層，並對所述保護層進行刻蝕，以得到第二導電類型離子注入窗口，所述第二導電類型離子注入窗口貫通保護層；
步驟4、利用上述第二導電類型離子注入窗口以及保護層，向第一導電類型外延層內注入所需的第二導電類型雜質離子，以同時得到第二導電類型主結以及所需的第二導電類型場限環；其中，在第二導電類型主結的外圈設有至少一個第二導電類型場限環，所述第二導電類型場限環在第一導電類型外延層內位於一第二導電類型柱的頂端，第二導電類型場限環與位於所述第二導電類型場限環正下方的第二導電類型柱接觸，且同時與所述正下方第二導電類型柱兩側的第一導電類型柱接觸；
步驟5、在上述半導體基板的第一主面澱積場板材料，並對澱積的場板材料選擇性刻蝕後，得到場板，所述場板覆蓋在第二導電類型場限環以及第二導電類型主結上，並覆蓋第二導電類型場限環、第二導電類型主結對應側上方的保護層上。
所述第一導電類型外延層內設置多個第二導電類型場限環時，第二導電類型場限環的數量小於第二導電類型主結外圈第二導電類型柱的數量，緊鄰第二導電類型主結的第二導電類型場限環與第二導電類型主結間間隔一個或多個第二導電類型柱；相鄰的第二導電類型場限環間也間隔一個或多個第二導電類型柱；
位於第二導電類型主結與第二導電類型場限環間的第二導電類型柱的頂端、以及位於相鄰第二導電類型場限環間的第二導電類型柱的頂端由第一主面上的保護層覆蓋。
所述場板覆蓋在保護層上的長度不大於位於所述場板正下方第二導電類型柱與外側緊鄰所述場板的第二導電類型柱間的距離。
所述保護層包括二氧化矽層，場板的材料包括導電多晶矽，半導體基板的材料包括矽。
所述「第一導電類型」和「第二導電類型」兩者中，對於n型mosfet器件，第一導電類型指n型，第二導電類型為p型；對於p型mosfet器件，第一導電類型與第二導電類型所指的類型與n型mosfet器件正好相反。
本發明的優點：第二導電類型場限環、第二導電類型主結和元胞區內第二導電類型基區同時形成，沒有增加額外的掩膜版，採用的工藝條件相同，包括注入計量和能量，以及相應的退火溫度等，第二導電類型基區、第二導電類型場限環同樣具有相同的結深和濃度。
由於工藝的兼容性，並沒有增加額外的掩膜版，第二導電類型型場限環和場板改善了超結終端結構表面的電勢分布，避免了局部電場的集中，終端超結內的第二導電類型柱的共同作用下，起到了良好的分壓效果，超結終端結構內的電勢均勻分布，電力線均勻的到達終端的表面，在滿足耐壓的情況下，既節約了晶片面積，又降低了工藝成本。
附圖說明
圖1為本發明的結構示意圖。
圖2～圖6為本發明的具體實施工藝步驟圖，其中
圖2為本發明半導體基板的結構剖視圖。
圖3為本發明得到終端超結後的結構剖視圖。
圖4為本發明得到第二導電類型離子注入窗口後的剖視圖。
圖5為本發明得到p型主結以及p型場限環後的剖視圖。
圖6為本發明得到場板後的剖視圖。
附圖標記說明：1-p型主結、2-n柱、3-p柱、4-場板、5-保護層、6-p型場限環、7-n型外延層、8-n+襯底、9-背面電極以及10-p型離子注入窗口。
具體實施方式
下面結合具體附圖和實施例對本發明作進一步說明。
如圖1所示：以n型mosfet器件為例，本發明包括具有兩個相對主面的半導體基板，所述兩個相對主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有n+襯底8以及n型外延層7，n型外延層7位於n+襯底8上方，且n型外延層7鄰接n+襯底8；
在所述n型外延層7的終端區域內設有終端超結，所述終端超結包括p型主結1以及若干呈交替分布的n柱2與p柱3；
n柱2的寬度沿p型主結1指向終端區域邊緣方向逐漸增大；
在p型主結1的外圈設有至少一個p型場限環6，所述p型場限環6在n型外延層7內位於一p柱3的頂端，p型場限環6與位於所述p型場限環6正下方的p柱3接觸，且同時與所述正下方p柱3兩側的n柱2接觸；
在p型場限環6上設置場板4，所述場板4覆蓋在p型場限環6上，並覆蓋p型場限環6側上方的保護層5上，所述保護層5設置於第一主面上。
具體地，半導體基板可以採用常用的矽基板等半導體材料，具體材料的類型可以根據需要進行選擇，此處不再一一列舉。n型外延層7位於n+襯底8的上方，一般地，n+襯底8的摻雜濃度高於n型外延層7的摻雜濃度，n型外延層7的上表面形成第一主面，n+襯底8的下表面形成第二主面。具體實施時，為了得到一個完整的mosfet器件，在n型外延層7內需要製備所需的元胞區以及終端結構，終端結構位於元胞區的外圈，終端結構環繞包圍元胞區，元胞區內包括若干並聯的元胞，元胞區的具體結構形式可以根據需要進行選擇，本發明實施例中，元胞區也採用超結結構，元胞區、終端結構間的具體配合關係為本技術領域人員所熟知，此處不再贅述。
p型主結1具體是指緊連最外圈元胞的p型區域與n型外延層7構成的pn結。終端區域內n柱2與p柱3交替分布，以形成超結結構，p柱3在n型外延層7內呈豎直分布，一般地，p柱3從第一主面向第二主面的方向垂直延伸，且p柱3的深度小於n型外延層7的厚度。
為了滿足不同電壓等級的耐壓需求，終端超結內n柱2的寬度不全相同，具體地，n柱2的寬度沿p型主結1指向中斷區域邊緣方向逐漸增大，具體實施時，終端超結內所有p柱3的寬度保持相同。為了改善終端結構的電勢分布，避免局部電場的集中，在終端區域內還設置至少一個p型場限環6，p型場限環7位於一p柱3的頂端，p型場限環6的寬度大於其正下方p柱3的寬度，以便p型場限環6的下部與其正下方的p柱3接觸，且能夠與所述p型場限環6正上方p柱3兩側的n柱2接觸，一般地，p型場限環6的摻雜濃度高於p柱3的摻雜濃度。
所述保護層5包括二氧化矽層，場板4的材料包括導電多晶矽，一般地，保護層5覆蓋整個半導體基板的第一主面；具體實施時，場板4同時覆蓋於p型結區1上以及p型場限環6上，且場板4還覆蓋在p型主結1、p型場限環6外側上方的保護層5上。
進一步地，所述n型外延層7內設置多個p型場限環6時，p型場限環6的數量小於p型主結1外圈p柱3的數量，緊鄰p型主結1的p型場限環6與p型主結1間間隔一個或多個p柱3；相鄰的p場限環6間也間隔一個或多個p柱3；
位於p型主結1與p型場限環6間的p柱3的頂端、以及位於相鄰p型場限環6間的p柱3的頂端由第一主面上的保護層5覆蓋。
為了達到耐壓要求，一般在n型外延層7內設置多個p型場限環6，但p型場限環6的數量小於p型主結1外側p柱3的數量，即不能在每個p柱3的頂端均設置p型場限環6，在任意兩相鄰的p型場限環6間需要間隔一個或多個p柱3。圖1中示出了，在p型主結1外側設置五個p型場限環6的情況，每個p型場限環6間均間隔一個p柱3，緊鄰p型主結1的p型場限環6與p型主結1間也間隔一個p柱3；在p型主結1外圈，未設置p型場限環6的p柱3的頂端由保護層5進行覆蓋。
具體實施時，所述p型場限環6的深度與p型主結1的深度相一致，且p型場限環6與p型主結1為同一工藝製造層；p型主結1的具體結構以及作用與現有相同，具體為本技術領域人員所熟知，此處不再贅述。具體實施時，p型場限環6、p型主結1還與元胞區的p型基區具有相同的結深與濃度。
此外，所述p型場限環6上的場板4覆蓋在保護層5上的長度不大於位於所述場板4正下方p柱3與外側緊鄰所述場板4的p柱3間的距離。
本發明實施例中，場板4的一部分覆蓋在p型場限環6上，另一部分覆蓋在保護層5上，覆蓋在保護層5上場板4的長度位於兩個相鄰的p柱3間，場板4在保護層5上的具體長度需要根據器件耐壓等進行確定。
當場板4覆蓋在p型主結1上時，覆蓋在p型主結1上場板4的一部分覆蓋在p型主結1上，場板4的另一部分覆蓋在p型主結1外側上方的保護層5上，所述覆蓋在保護層5上場板4的長度不大於p型主結1內最外層p柱3與外側緊鄰p型主結1的p柱3間的距離，場板4在保護層5上的長度也需要根據器件耐壓等進行確定，此處不再贅述。
一般地，超結結構的n型外延層7的摻雜濃度要高於常規器件兩個數量級的摻雜濃度，在元胞內部，橫向電場會相互抵消，而在元胞的邊緣外，則需要由n型外延層7獨自承擔電壓，高的摻雜濃度和矽材料本身的特點，不能承受與器件內部相同的擊穿電壓，所以必須將電場向外拓展，增加耗盡層的曲率半徑，從而提高擊穿電壓。常規的終端結構僅僅適合於淺結，而對超結結構的深結影響很小；
本發明實施例中，在終端區域內設置終端超結，將深結的電場均勻的拓展開，p型主結1的作用就是達到電場的均勻過渡效果，隨著漏端電壓的增加，終端區域的pn結逐漸開始相互耗盡，從p型主結1開始，向終端邊緣方向，電場被逐漸的拓展，耗盡層逐漸向外延伸；由於n柱2的寬度沿p型主結1指向終端區域邊緣方向逐漸增大，會形成耗盡層內淨電荷的合理分布，避免電場的局部集中，使電勢被終端均勻分擔，p型場限環6和場板4的作用是使終端區域表面的電勢分布更加均勻，避免終端表面電場的集中，也類似於一種增加曲率半徑的效果，尤其是隨著n柱2的寬度沿p型主結1指向終端區域邊緣方向逐漸增大，導致超結柱的間距的增大，p型場限環6之間的間距逐漸增加，使得兩個間隔p柱3間表面電勢的分布更加均勻，達到平緩均勻的分壓效果。
如圖2～圖6所示，上述的超結終端結構，可以通過下述工藝步驟製備得到，具體地，所述製備方法包括如下步驟：
步驟1、提供所需的半導體基板，所述半導體基板具有兩個相對應的主面，所述兩個相對應的主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有n+襯底8以及鄰接所述n+襯底8的n型外延層7；
如圖2所示，半導體基板的材料可以選擇矽，通過半導體基板能同時製備元胞區以及終端結構。
步驟2、在n型外延層7的終端區域內設置所需的p柱3，以得到所需的終端超結，所述終端超結中，n柱2的寬度沿p型主結1指向終端區域邊緣方向逐漸增大；
如圖3所示，在終端區域內p柱3的寬度相同；具體實施時，可以在第一主面上塗覆光刻膠，並對所述光刻膠進行曝光，結合反應離子刻蝕，以在n型外延層7內得到溝槽，在溝槽內外延填充p型雜質，並在填充後進行平坦化工藝，以得到p柱3，p柱3的深度、寬度以及摻雜濃度，均需要根據器件的耐壓進行適配，具體為本技術領域人員所熟知，此處不再贅述。
具體實施時，在得到終端區域的p柱3後，在元胞區內也同時形成元胞區超結，具體過程為本技術領域人員所熟知，此處不再贅述。
步驟3、在半導體基板的第一主面上設置保護層5，並對所述保護層5進行刻蝕，以得到p型離子注入窗口10，所述p型離子注入窗口10貫通保護層5；
本發明實施例中，保護層5為二氧化矽層，對保護層5進行選擇性地掩蔽和刻蝕，得到p型離子注入窗口10，p型離子注入框框10貫通保護層5，以使得n型外延層7的表面即第一主面相應的區域通過p型離子注入窗口10裸露；同時，利用刻蝕後的保護層5能作為製備p型場限環6的掩膜，如圖4所示。
步驟4、利用上述第二導電類型離子注入窗口10以及保護層5，向n型外延層7內注入所需的p型雜質離子，以同時得到p型主結1以及所需的p型場限環6；其中，在p型主結1的外圈設有至少一個p型場限環6，所述p型場限環6在n型外延層7內位於一p柱3的頂端，p型場限環6與位於所述p型場限環6正下方的p柱3接觸，且同時與所述正下方p柱3兩側的n柱2接觸；
本發明實施例中，注入p型雜質離子的能量、劑量和退火溫度等可以根據器件的耐壓要求進行確定，具體為本技術領域人員所熟知，此處不再贅述。在注入p型雜質離子後，需要進行退火(一般地，對於600v的mosfet器件，閾值電壓設計為3v，所用到的退火溫度為1100度，退火時間為30分鐘，具體實施時，需要根據耐壓和閾值電壓進行選擇退火溫度和時間，具體為本技術領域人員所熟知，此處不再贅述)，以得到p型主結1以及p型場限環6，如圖5所示。
步驟5、在上述半導體基板的第一主面澱積場板材料，並對澱積的場板材料選擇性刻蝕後，得到場板4，所述場板4覆蓋在p型場限環6以及p型主結1上，並覆蓋p型場限環6、p型主結1對應側上方的保護層5上。
本發明實施例中，場板材料可以為導電多晶矽，場板4的厚度為1200nm，場板材料覆蓋在半導體基板第一主面的上方，對場板材料選擇性地掩蔽和刻蝕後，得到場板4，場板4同時覆蓋在p型場限環6上以及p型主結1上，且覆蓋在p型場限環6、p型主結1相對應外側上方的保護層5上，場板4與p型場限環6、p型主結1以及保護層5的具體配合關係，可以參考上述的說明，此處不再贅述。
在得到上述結構後，半導體基板的第二主面設置背面電極9，背面電極9與n+襯底8歐姆接觸。當然，在具體實施時，在製備得到上述超結中斷結構後，還包括其他用於製備所需mosfet器件的工藝步驟，後續或相應的工藝過程可以根據進行選擇，即可以本發明的超結終端結構基礎上進行，具體可以根據需要進行選擇，為本技術領域人員所熟知，此處不再贅述。
本發明p型場限環6、p型主結1和元胞區內p型基區同時形成，沒有增加額外的掩膜版，採用的工藝條件相同，包括注入劑量和能量，以及相應的退火溫度等，p型基區、p型場限環6同樣具有相同的結深和濃度。
由於工藝的兼容性，並沒有增加額外的掩膜版，p型場限環6和場板4改善了超結終端結構表面的電勢分布，避免了局部電場的集中，和超結終端內p柱3的共同作用下，起到了良好的分壓效果，超結終端結構內的電勢均勻分布，在滿足耐壓的情況下，既節約了晶片面積，又降低了工藝成本。