Ω形狀的納米線場效應電晶體的製作方法
2023-05-25 00:13:51
專利名稱：Ω形狀的納米線場效應電晶體的製作方法
技術領域：
本發明涉及半導體納米線場效應電晶體。
背景技術：
納米線場效應電晶體(FET)包括納米線的摻雜的部分，該部分接觸溝道區域並且充當器件的源極區域和漏極區域。使用離子注入以摻雜小直徑納米線的之前製造方法可能導致納米線的不期望的非晶化或不期望的結摻雜分布。
發明內容
在本發明的一個方面中，提供了一種用於形成納米線場效應電晶體(FET)器件的方法，包括在半導體襯底上形成納米線；在納米線的第一部分上形成第一柵極結構；形成與第一柵極結構的側壁相鄰並且在納米線的從第一柵極結構延伸的部分之上的第一保護性間隔物；移除納米線的未受第一間隔物保護的露出部分；以及在納米線的露出截面上外延生長摻雜的半導體材料以形成第一源極區域和第一漏極區域。在本發明的另一方面中，一種用於納米線場效應電晶體(FET)器件的方法，包括在半導體襯底上形成納米線；在納米線的一部分上形成柵極結構；形成與柵極結構的側壁相鄰並且在納米線的從柵極結構延伸的部分之上的保護性間隔物；移除納米線的露出部分以形成由被柵極結構包圍的納米線、半導體襯底以及間隔物限定的腔；以及在腔中從納米線的露出截面外延生長摻雜的半導體材料。在本發明的又一方面中，納米線場效應電晶體(FET)器件包括溝道區域，包括布置在半導體襯底上的、具有從溝道區域延伸的第一遠端和從溝道區域延伸的第二遠端的矽部分，該矽部分由圓周地布置在該矽部分上的柵極結構部分地包圍；源極區域，包括接觸矽部分的第一遠端的第一摻雜的外延矽納米線延伸；以及漏極區域，包括接觸矽部分的第二遠端的第二摻雜的外延矽納米線延伸。在本發明的又一方面中，納米線場效應電晶體(FET)器件包括布置在半導體襯底上的溝道區域，包括具有第一遠端和第二遠端的矽部分，該矽部分由圓周地布置在該矽部分上的柵極結構包圍；第一腔，由矽部分的第一遠端、半導體襯底和柵極結構的內徑限定；第二腔，由矽部分的第二遠端、半導體襯底和柵極結構的內徑限定；源極區域，包括從第一腔中矽部分的第一遠端外延延伸的第一摻雜的外延矽納米線延伸；以及漏極區域，包括從第二腔中矽部分的第二遠端外延延伸的第二摻雜的外延矽納米線延伸。通過本發明的技術實現附加的特徵和優勢。在此詳細描述本發明的其他一些實施例和方面，並且這些實施例和方面被認為是要求保護的本發明的一部分。為了更好地理解具有優勢和特徵的本發明，參見說明書和附圖。
在說明書末尾的權利要求書中具體指出和清楚限定被視為本發明的主題。通過下面結合所附附圖的具體描述，本發明的前述和其他特徵以及優勢將變得明顯，在附圖中圖I至圖12B示出了用於形成場效應電晶體(FET)器件的示例性方法。圖13A至圖14B示出了用於形成場效應電晶體(FET)器件的備選示例性方法。
具體實施方式
現在參見圖1，在布置在矽襯底100上的掩埋氧化物(BOX)層104上限定絕緣體上矽(SOI)部分102。SOI部分102包括SOI襯墊區域106、SOI襯墊區域108和納米線部分109。可以通過使用光刻並且之後通過諸如例如反應離子蝕刻(RIE)之類的蝕刻工藝來圖案化SOI部分102。圖2示出了在減小納米線110的直徑的氧化工藝之後布置在BOX層104上的納米線110。例如可以通過納米線110的氧化之後對生長的氧化物的蝕刻來執行納米線110的直徑的減小。可以重複氧化和蝕刻工藝以實現期望的納米線110的直徑。一旦納米線110的直徑已減小，則在納米線110的溝道區域之上形成柵極(下文描述)。如下文進一步詳細描述的那樣，圖3A示出了在納米線110上形成並且由多晶矽層(覆蓋層)404覆蓋的柵極402。在多晶矽層404之上沉積諸如例如氮化矽(Si3N4)之類的硬掩模層406。可以通過以下步驟來形成多晶矽層404和硬掩模層406 :在BOX層104和SOI部分102之上沉積多晶矽材料、在多晶矽材料之上沉積硬掩模材料並且通過RIE刻蝕來形成如圖3A所示的多晶矽層404和硬掩模層406。可以通過產生柵極402的直立側壁的定向蝕刻來執行柵極402的蝕刻。圖3B示出了示例性備選布置的立體圖，其包括形成在SOI襯墊區域106和108之間的納米線Iio上的多個柵極402。可以使用與上述用於製造單行柵極402線的方法類似的方法來執行圖3B中所示的布置的製造，並且示出了可以如何使用本文所述的方法在SOI襯墊區域106和108之間的納米線上形成任何數量的器件。圖4示出了沿(圖3A的)線A-A的柵極402的截面圖。通過在納米線110的溝道部分上沉積諸如氧化矽(SiO2)之類的第一柵極電介質層502形成柵極402。在第一柵極電介質層502上形成諸如例如氧化鉿(HfO2)之類的第二柵極電介質504。在第二柵極電介質層504上形成諸如例如氮化鈦(TaN)之類的金屬層506。金屬層506由(圖3A的)多晶矽層404包圍。使用諸如硼(P型)或磷(η型)之類的雜質摻雜多晶矽層404使得多晶矽層404導電。圖5Α和圖5Β示出了沿多晶矽層404的相對側形成的間隔物部分604。通過沉積諸如氮化矽之類的毯式電介質膜並且使用RIE從所有的水平表面處蝕刻電介質膜來形成間隔物。環繞納米線110的從多晶矽層404延伸的部分形成間隔物壁604，並且間隔物壁604包圍納米線110的一部分。圖5Α和圖5Β包括在納米線110之下以及在(圖2的)底切區域202中形成的間隔物部分602。圖6Α示出了(圖5Α的)截面圖。圖6Β示出了圖5Β的示例性備選布置的類似截面圖。圖7Α和圖7Β示出了在移除(圖6Α中所示的)納米線110的露出部分與SOI襯墊區域106和108的選擇性RIE工藝之後所得結構的截面圖。選擇性RIE工藝的示例包括基於HBr化學反應的RIE，該RIE在蝕刻矽的同時選擇性地減少對諸如氧化矽和氮化矽之類的電介質的蝕刻。納米線110的由間隔物壁604包圍的部分未被蝕刻，並且具有由間隔物壁604限定的露出的截面。圖8A和圖8B示出了在選擇性外延娃生長以形成外延納米線延伸902 (納米線延伸)之後所得結構的截面圖。從納米線110的由間隔物壁604包圍的露出的截面部分外延生長納米線延伸902。通過外延生長例如可以為n型或p型摻雜的原位摻雜的矽(Si)或鍺矽(SiGe)來形成納米線延伸902。原位摻雜的外延工藝形成納米線FET的源極區域和漏極區域。例如，可以使用化學氣相沉積(CVD)反應器來執行外延生長。用於矽外延的前驅物包括SiCl4、與HCl結合的SiH4。使用氯允許僅在露出的矽表面上選擇性沉積矽。用於SiGe的前驅物可以是GeH4，其可以在沒有HCl的情形下獲得沉積選擇性。用於摻雜劑的前驅物可以包括用於n型摻雜的PH3或AsH3和用於p型摻雜的B2H6。針對純矽沉積，沉積溫度範圍可以從550°C到1000°C，而針對純Ge沉積可以低至300°C。圖9A至圖IOB示出了用於製造在同一晶片上製造有N-FET和P-FET的互補型金屬氧化物半導體(CMOS)的示例方法。由於N-FET和P-FET具有不同摻雜劑類型的納米線延伸，因此單獨地生長N-FET器件和P-FET器件。參見圖9A，示出了 N-FET器件和P-FET器件。N-FET由外延阻擋掩模1001覆蓋，該掩模1001阻擋從納米線110的露出的截面部分的生長。外延阻擋掩模1001例如可以是被圖案化以覆蓋N-FET器件的沉積的氧化膜。使納米線110的P-FET截面部分露出，從而允許使用與上述的工藝類似的選擇性外延生長矽沉積工藝形成P+摻雜的納米線延伸902P。圖9B示出了針對多個N-FET器件和P-FET器件的與圖9A中描述的類似工藝。參見圖IOA和圖10B，在生長(圖9A和圖9B中的)P+摻雜的納米線延伸902P之後，移除外延阻擋掩模1001，並且沉積且圖案化第二外延阻擋掩模1101以覆蓋P-FET和P+摻雜的納米線延伸902P。使用利用n型原位摻雜的選擇性外延來形成n+摻雜的納米線延伸902N。一旦形成了 n+摻雜的納米線延伸902N，則可以移除第二外延阻擋掩模1101。可以選擇形成P-FET和N-FET納米線延伸902的順序以最小化在生長第二納米線延伸期間在第一生長的延伸中的摻雜劑的擴散。因此，可以在形成P+摻雜的納米線延伸902P之前形成n+摻雜的納米線延伸902N的外延。由於可以在單獨的處理步驟中執行納米線延伸902的形成，因此延伸的組成可以不同。例如，針對P-FET器件可以形成SiGe納米線延伸，而針對N-FET器件可以形成純矽納米線延伸。圖IIA和圖IlB示出了在(在上述的納米線延伸902生長之後執行的)熱工藝之後所得結構的示例，該熱工藝將摻雜的離子從納米線延伸902擴散進入納米線110的由間隔物壁604和柵極404包圍以與器件重疊的區域1202中。納米線延伸902在生長時均勻 地摻雜，從而在離子從納米線延伸902擴散進入區域1202中之後在納米線110的區域1202中形成均勻摻雜的分布。對於(在上面的圖9A至圖IOB中描述的)CMOS器件而言，可以執行類似的熱工藝。當n型摻雜劑和p型摻雜劑擴散特性類似時，針對PFET器件和NFET器件兩者將得到納米線110的類似摻雜區域。當n型摻雜劑和p型摻雜劑擴散特性不相類似時，n型摻雜劑和p型摻雜劑的滲透將在納米線110中形成不相類似的區域1202。可以在快速熱退火(RTA)室中執行熱工藝。例如可以在如下條件下執行熱工藝退火溫度在900°C至1100°C之間、在N2氣體環境中維持0至10秒。退火溫度速率的範圍例如可以在50°C /秒至300°C /秒之間。
圖12A和圖12B示出了在納米線延伸902上和在多晶矽層404之上形成矽化物1302的矽化之後的所得結構。矽化物形成金屬的示例包括Ni、Pt、Co以及諸如NiPt之類的合金。當使用Ni時，因其低阻率而形成NiSi相。例如，形成溫度包括400°C至600°C。一旦執行了矽化工藝，則可以形成覆蓋層和用於連接性的過孔(未示出)。圖13A至圖14B示出了用於形成納米線FET的備選示例性方法。該備選示例性方法類似於上面在圖I至圖12B中描述的方法。然而，當蝕刻納米線110以移除納米線110的露出部分時，蝕刻工藝移除了納米線110的由間隔物壁604和柵極404包圍的一部分，以使納米線110凹陷到柵極402中，並且形成由柵極402、納米線110和間隔物壁604限定的腔1402。圖13A和圖13B示出了所得結構的截面圖。形成腔1402的側向蝕刻工藝可以基於時間。間隔物604的寬度變化可以導致凹陷的納米線110的邊緣的位置變化。在腔1402中的蝕刻速率取決於腔的尺寸，其中較窄孔對應於較慢的蝕刻速率。因此，納米線尺寸的變化將導致腔1402的深度變化。可以通過在形成(圖5A和圖5B中的)間隔物604之前使用離子(例如矽離子、鍺離子和甚至不導致非晶化的諸如硼之類的摻雜劑)轟擊納米線110的露出端部來減小上述變化。納米線Iio的被轟擊部分的蝕刻速率比納米線110的由柵極材料402保護的未露出部分的蝕刻速率快若干倍。因此，當蝕刻時，腔1402變成與柵極402的側壁自對準。如果在提升的溫度下執行間隔物604的沉積，則沉積工藝可以使露出的納米線110部分(已被離子轟擊的部分)退火併且增加露出的納米線110部分的抗蝕刻性。對於矽納米線110而言，可以在較低溫度(例如低於500°C )下形成間隔物604以避免使納米線110的經轟擊的部分退火。如果使用其他材料形成所用的納米線110，則間隔物604的形成溫度可以較高。適合間隔物604的高溫沉積的備選包括在沉積間隔物604之後，使用損害納米線110的由間隔物604包封的部分的離子能以傾斜的角度向襯底100執行離子注入。參見圖14A和圖14B，其示出了具有通過與上面在圖8A和圖8B中描述的工藝類似的原位摻雜的外延矽生長工藝形成的納米線延伸1502的所得結構的截面圖。外延矽生長在(圖13A和圖13B的)腔1402中從柵極402中露出的納米線110開始以形成納米線延伸1502。一旦形成了納米線延伸1502，可以通過例如雷射或閃速退火工藝活化摻雜。雷射或閃速退火可以降低離子向柵極402的溝道區域1501中的擴散，並且導致在納米線延伸1502中的高均勻濃度摻雜以及在納米線110中的突變結。一旦離子被活化，則可以執行與上面在圖12A和圖12B中描述的工藝類似的矽化，並且可以形成覆蓋層和用於連接性的過 孔(未示出)。本文所使用的術語僅出於描述特定實施例的目的，並且並非旨在限制本發明。如本文所用，除非上下文另有清楚指示，否則單數形式「一」、「一個」和「一種」旨在還包括複數形式。還將理解，術語「包括」和/或「包含」在說明書中使用時指定所陳述的特徵、整體、步驟、操作、元件和/或部件的存在，但是不排除一個或多個其他特徵、整體、步驟、操作、元件、部件和/或其群組的存在和添加。下面權利要求書中的所有功能元素加裝置或步驟的對應結構、材料、動作和等同物旨在包括用於與在權利要求書中具體限定的其他元素組合地執行功能的任何結構、材料或動作。已出於說明和描述的目的展示了本發明的說明書，但是其並非旨在窮盡本發明或將本發明限制為所公開的形式。在不偏離本發明的範圍和精神的情形下，許多修改和變化對於本領域技術人員將是顯而易見的。為了最好地說明本發明的原理和實際應用以及使得本領域技術人員能夠理解本發明具有適配於所構思的特定用途的各種修改的各種實施例而選擇和描述了實施例。本文描繪的圖僅是一個示例。可以存在對本文描述的這些圖或步驟(或操作)的許多變化，而不偏離本發明。例如，可以以不同順序執行步驟或可以添加、刪除或修改步驟。所有這些變化被視為是要求保護的本發明的一部分。
雖然已經描述了本發明的一些優選實施例，但是將理解，當前和未來本領域技術人員可以做出落入下文權利要求書範圍的各種改進和增強。這些權利要求應該被解釋為維持首先描述的本發明的適當保護。
權利要求
1.一種用於形成納米線場效應電晶體(FET)器件的方法，所述方法包括 在半導體襯底上形成納米線； 在所述納米線的第一部分上形成第一柵極結構； 形成與所述第一柵極結構的側壁相鄰並且在所述納米線的從所述第一柵極結構延伸的部分之上的第一保護性間隔物； 移除所述納米線的未受所述第一間隔物保護的露出部分；以及在所述納米線的露出的截面上外延生長摻雜的半導體材料以形成第一源極區域和第一漏極區域。
2.根據權利要求I所述的方法，其中所述方法還包括 在所述納米線的第二部分上形成第二柵極結構； 形成與所述第二柵極結構的側壁相鄰並且在所述納米線的從所述第二柵極結構延伸的部分之上的第二保護性間隔物； 移除所述納米線的未受所述第二間隔物保護的露出部分； 在所述納米線的露出截面上外延生長摻雜的半導體材料以形成所述第一源極區域和所述第一漏極區域之前，在所述第二柵極結構和所述第二保護性間隔物之上沉積第一保護性掩模； 移除所述第一保護性掩模； 在所述第一柵極結構、所述第一保護性間隔物、所述第一源極區域和所述第一漏極區域之上沉積第二保護性掩模；以及 在所述第二柵極結構的所述納米線的露出截面上外延生長摻雜的半導體材料以形成第二源極區域和第二漏極區域。
3.根據權利要求2所述的方法，其中所述第一源極區域和所述第一漏極區域的外延生長的摻雜的半導體材料是P型摻雜的材料。
4.根據權利要求2所述的方法，其中所述第二源極區域和所述第二漏極區域的所述外延生長的摻雜的半導體材料是η型摻雜的材料。
5.根據權利要求I所述的方法，其中所述第一柵極結構包括布置在所述納米線的溝道部分上的氧化矽層、布置在所述氧化矽層上的電介質層以及布置在所述電介質層上的金屬層。
6.根據權利要求I所述的方法，其中所述第一柵極結構被形成在所述納米線的柵極部分之上的圓周層中。
7.根據權利要求I所述的方法，其中所述第一保護性間隔物包括氮化物材料。
8.根據權利要求I所述的方法，其中所述方法還包括加熱所述器件以將摻雜劑從所述摻雜的半導體材料向所述納米線的部分中擴散。
9.一種用於納米線場效應電晶體(FET)器件的方法，所述方法包括 在半導體襯底上形成納米線； 在所述納米線的一部分上形成柵極結構； 形成與所述柵極結構的側壁相鄰並且在所述納米線的從所述柵極結構延伸的部分之上的保護性間隔物； 移除所述納米線的露出部分以形成由被所述柵極結構包圍的所述納米線、所述半導體襯底和所述間隔物限定的腔；以及 在所述腔中從所述納米線的露出截面外延生長摻雜的半導體材料。
10.根據權利要求9所述的方法，其中所述方法還包括 在形成與所述柵極的側壁相鄰並且在所述納米線的從所述柵極延伸的部分之上的保護性間隔物之前，使用離子對所述納米線的露出部分進行注入。
11.根據權利要求9所述的方法，其中所述方法還包括 在形成與所述柵極的側壁相鄰並且在所述納米線的從所述柵極延伸的部分之上的保護性間隔物之前，使用離子對所述納米線的露出部分進行注入以增加所述納米線的所述露出部分的蝕刻速率性質。
12.根據權利要求9所述的方法，其中在低於500°C的溫度下形成與所述柵極側壁相鄰並且在納米線的從所述柵極延伸的部分之上的所述保護性間隔物。
13.根據權利要求9或權利要求I所述的方法，其中所述外延生長的摻雜的半導體材料是n型摻雜的材料。
14.根據權利要求9或權利要求I所述的方法，其中所述外延生長的摻雜的半導體材料是P型摻雜的材料。
15.根據權利要求9或I所述的方法，其中所述外延生長的摻雜的半導體材料是矽。
16.根據權利要求9或權利要求I所述的方法，其中所述外延生長的摻雜的半導體材料是SiGe合金。
17.根據權利要求9所述的方法，其中所述柵極結構包括布置在所述納米線的溝道部分上的氧化矽層、布置在所述氧化矽層上的電介質層和布置在所述電介質層上的金屬層。
18.根據權利要求9所述的方法，其中所述柵極結構被形成在所述納米線的柵極部分上的圓周層中。
19.根據權利要求9所述的方法，其中所述保護性間隔物包括氮化物材料。
20.根據權利要求9或權利要求I所述的方法，其中所述外延生長的摻雜的半導體材料是原位摻雜的材料。
21.根據權利要求9或權利要求I所述的方法，其中所述外延生長的摻雜的半導體材料被均勻摻雜。
22.—種納米線場效應電晶體(FET)器件，包括 溝道區域，包括布置在半導體襯底上的具有從所述溝道區域延伸的第一遠端和從所述溝道區域延伸的第二遠端的矽部分，所述矽部分由圓周地布置在所述矽部分上的柵極結構部分地包圍； 源極區域，包括接觸所述矽部分的所述第一遠端的第一摻雜的外延矽納米線延伸；以及 漏極區域，包括接觸所述矽部分的所述第二遠端的第二摻雜的外延矽納米線延伸。
23.根據權利要求22的器件，其中使用離子均勻地摻雜所述第一外延矽納米線延伸和所述第二外延娃納米線延伸。
24.根據權利要求22的器件，其中使用從所述第一外延矽納米線延伸擴散的離子摻雜所述矽部分的第一遠端的部分，並且使用從所述第二外延矽納米線延伸擴散的離子摻雜所述娃部分的第二遠端的部分。
25.根據權利要求22的器件，其中所述矽部分為橢圓形形狀。
26.根據權利要求22的器件，其中所述矽部分為圓柱形形狀。
27.—種納米線場效應電晶體(FET)器件，包括 布置在半導體襯底上的溝道區域，包括具有第一遠端和第二遠端的矽部分，所述矽部分由圓周地布置在所述矽部分上的柵極結構包圍； 第一腔，由所述矽部分的第一遠端、所述半導體襯底和所述柵極結構的內徑限定； 第二腔，由所述矽部分的第二遠端、所述半導體襯底和所述柵極結構的內徑限定； 源極區域，包括從所述第一腔中所述矽部分的第一遠端外延延伸的第一摻雜的外延矽納米線延伸；以及 漏極區域，包括從所述第二腔中所述矽部分的第二遠端外延延伸的第二摻雜外延矽納米線延伸。
28.根據權利要求27所述的器件，其中所述第一外延矽納米線延伸填充所述第一腔，而所述第二外延矽納米線填充所述第二腔。
29.根據權利要求27所述的器件，其中所述第一外延矽納米線和所述第二外延娃納米線被均勻摻雜。
全文摘要
一種用於形成納米線場效應電晶體(FET)器件的方法，包括在半導體襯底(100)上形成納米線(110)；在納米線的第一部分上形成柵極結構；形成與第一柵極結構的側壁相鄰並且在納米線的從第一柵極結構延伸的部分之上的第一保護性間隔物(604)；移除納米線的未受第一間隔物保護的露出部分；以及在納米線的露出截面上外延生長摻雜的半導體材料(902)以形成第一源極區域和第一漏極區域。
文檔編號H01L21/335GK102640270SQ201080054741
公開日2012年8月15日 申請日期2010年11月8日 優先權日2009年12月4日
發明者G·科亨, J·常, J·斯萊特, S·邦薩倫蒂普 申請人:國際商業機器公司